JPH0313832B2 - - Google Patents
Info
- Publication number
- JPH0313832B2 JPH0313832B2 JP56143834A JP14383481A JPH0313832B2 JP H0313832 B2 JPH0313832 B2 JP H0313832B2 JP 56143834 A JP56143834 A JP 56143834A JP 14383481 A JP14383481 A JP 14383481A JP H0313832 B2 JPH0313832 B2 JP H0313832B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- voltage
- output
- waveform
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5383—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement
- H02M7/53832—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a self-oscillating arrangement in a push-pull arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、大容量高周波トランジスタ・インバ
ータの実用化を可能とした高周波トランジスタ・
インバータに関するものである。
ータの実用化を可能とした高周波トランジスタ・
インバータに関するものである。
従来、低周波大容量出力のインバータでは、全
く問題とならなかつたが、パワー・トランジスタ
を使つて高周波大容量出力のインバータを作ろう
とすると、トランジスタの通電周期が非常に短く
なるので、各トランジスタのターン・オフ・タイ
ム（Turn off time）即ちオフ時の遅れ分〔デレ
イ・タイム（delay time）＋フオール・タイム
（fall time）〕のバラツキによる影響が大きくな
り、出力電圧波形が歪み、特に変圧器を介してそ
の出力電圧を取り出す場合には、出力電圧の波形
歪みにより変圧器に直流偏磁電粒が流れ、騒音を
発生するとか、２次側出力が大幅に低下する等の
問題があつて、その実用化が出来なかつた。
く問題とならなかつたが、パワー・トランジスタ
を使つて高周波大容量出力のインバータを作ろう
とすると、トランジスタの通電周期が非常に短く
なるので、各トランジスタのターン・オフ・タイ
ム（Turn off time）即ちオフ時の遅れ分〔デレ
イ・タイム（delay time）＋フオール・タイム
（fall time）〕のバラツキによる影響が大きくな
り、出力電圧波形が歪み、特に変圧器を介してそ
の出力電圧を取り出す場合には、出力電圧の波形
歪みにより変圧器に直流偏磁電粒が流れ、騒音を
発生するとか、２次側出力が大幅に低下する等の
問題があつて、その実用化が出来なかつた。
これを数字で示すと、大容量トランジスタ
100Aのターン・オフ・タイム（デイレイ・タイ
ム＋フオール・タイム）は5μs〜20μs程度である
が、高周波インバータはその通電周期が短く、例
えば10KHzならば50μsであるから、ベースドライ
ブ信号の長さとの比は90％〜60％となつてしま
い、出力波形を歪まなく補正する事が必要とな
る。
100Aのターン・オフ・タイム（デイレイ・タイ
ム＋フオール・タイム）は5μs〜20μs程度である
が、高周波インバータはその通電周期が短く、例
えば10KHzならば50μsであるから、ベースドライ
ブ信号の長さとの比は90％〜60％となつてしま
い、出力波形を歪まなく補正する事が必要とな
る。
そこで、本発明は種々研究の結果、直流母線間
に直列接続された２つのコンデンサの共通接続点
と、直流母線間に直列接続された２つのパワート
ランジスタの共通接続点との間の電圧を検出する
電圧検出器を設け、且つこの検出電圧の位相を位
相指令器の出力電圧の位相と比較し、その位相誤
差に応じて移相器の電圧指令信号を補正するマイ
ナーループを設けることにより出力電圧波形の歪
みの尠い高周波トランジスタ・インバータの実用
化に成功したものである。
に直列接続された２つのコンデンサの共通接続点
と、直流母線間に直列接続された２つのパワート
ランジスタの共通接続点との間の電圧を検出する
電圧検出器を設け、且つこの検出電圧の位相を位
相指令器の出力電圧の位相と比較し、その位相誤
差に応じて移相器の電圧指令信号を補正するマイ
ナーループを設けることにより出力電圧波形の歪
みの尠い高周波トランジスタ・インバータの実用
化に成功したものである。
以下本発明を単相高周波トランジスタ・インバ
ータに適用した場合の実施例について説明する。
ータに適用した場合の実施例について説明する。
第１図はハーフブリツジ方式の主回路１のブロ
ツク図、第２図はその制御回路を示すもので、主
回路１は第１図に示すようにDCコンバータ２と、
直流母線に直列に接続したパワー・トランジスタ
Ｐ，Ｎと、フライホイ−ル・ダイオードD1，D2
と直流母線間に直列に接続したコンデンサC1，
C2の共通接続点ｍと、パワー・トランジスタＰ，
Ｎの共通接続点ｎ間に接続した負荷３と電圧検出
器４とから構成され、パワー・トランジスタＰ，
Ｎのベース・ドライブ回路５と６は第２図に示す
ように前記電圧検出器４の出力と移相器７の出力
を入力とするナンド回路NAND1、NAND2を
夫々介して駆動されるように構成されている。
ツク図、第２図はその制御回路を示すもので、主
回路１は第１図に示すようにDCコンバータ２と、
直流母線に直列に接続したパワー・トランジスタ
Ｐ，Ｎと、フライホイ−ル・ダイオードD1，D2
と直流母線間に直列に接続したコンデンサC1，
C2の共通接続点ｍと、パワー・トランジスタＰ，
Ｎの共通接続点ｎ間に接続した負荷３と電圧検出
器４とから構成され、パワー・トランジスタＰ，
Ｎのベース・ドライブ回路５と６は第２図に示す
ように前記電圧検出器４の出力と移相器７の出力
を入力とするナンド回路NAND1、NAND2を
夫々介して駆動されるように構成されている。
そして移相器７には電圧調整器８を介して電圧
指令器９より出力電圧の時間巾指冷信号が与えら
れ、減算回路１０には電圧検出器４の検出電圧１
１が入力され、また前記移相器７と電圧調整器８
間に設けた減算回路１２には、周波数指令器１３
によつて指令周波数fsを送出する発振器１４の出
力と入力とする位相指令器１５の出力電力と、電
圧検出器４の検出電圧の位相を比較し、その位相
誤差を位相調整器１６を通して位相誤差に比例し
た電圧に変換して与えるように構成されている
（電圧制御のマイナーループ） そして移送器７に減算回路１２の出力信号と、
鋸歯状波発生器１７の出力信号とが入力すると位
相器７から第４図ｄに示すような短形波出力を送
出する。
指令器９より出力電圧の時間巾指冷信号が与えら
れ、減算回路１０には電圧検出器４の検出電圧１
１が入力され、また前記移相器７と電圧調整器８
間に設けた減算回路１２には、周波数指令器１３
によつて指令周波数fsを送出する発振器１４の出
力と入力とする位相指令器１５の出力電力と、電
圧検出器４の検出電圧の位相を比較し、その位相
誤差を位相調整器１６を通して位相誤差に比例し
た電圧に変換して与えるように構成されている
（電圧制御のマイナーループ） そして移送器７に減算回路１２の出力信号と、
鋸歯状波発生器１７の出力信号とが入力すると位
相器７から第４図ｄに示すような短形波出力を送
出する。
今、第１図に示す主回路において、パワー・ト
ランジスタＰ，Ｎのターン・オフ・タイムが夫々
第３図ａのP1，N1であつたとすれば、移相器７
から各ベース・ドライブ回路５，６にP1，N1、
の信号を夫々与えるようにすれば出力波形は第３
図ｂに示すような所期の波形となる。
ランジスタＰ，Ｎのターン・オフ・タイムが夫々
第３図ａのP1，N1であつたとすれば、移相器７
から各ベース・ドライブ回路５，６にP1，N1、
の信号を夫々与えるようにすれば出力波形は第３
図ｂに示すような所期の波形となる。
本発明はこの原理に基づくもので、発振器１４
の出力を入力とする位相指令器１５の出力と、電
圧検出器４の検出電圧の位相比較を行い、その位
相誤差を減少する様に動作する調整器１６の出力
信号を減算回路１２に与えるようにしたものであ
る。
の出力を入力とする位相指令器１５の出力と、電
圧検出器４の検出電圧の位相比較を行い、その位
相誤差を減少する様に動作する調整器１６の出力
信号を減算回路１２に与えるようにしたものであ
る。
したがつて、第３図ａのP1，N1や第７図ａの
U1，Y1，X1，V1などに示すように、パワートラ
ンジスタのターンオフタイムのバラツキがあつて
も、位相指令器１５の基準位相に合致するように
フイールドバツク制御が行なわれ、第３図、第７
図に示すPS1，PS2，PS3，PS4が調節されるの
で、所期の出力波形を得ることができる。
U1，Y1，X1，V1などに示すように、パワートラ
ンジスタのターンオフタイムのバラツキがあつて
も、位相指令器１５の基準位相に合致するように
フイールドバツク制御が行なわれ、第３図、第７
図に示すPS1，PS2，PS3，PS4が調節されるの
で、所期の出力波形を得ることができる。
第４図は各部の電圧波形図である。
なおこの補正動作は、定常時は以上の制御動作
で満足であるが、過渡時において、移送器７の位
相巾が電気角で18゜以上に達すると、アーム短絡
を生じてインバータ、即ちパワー・トランジスタ
は破損する。
で満足であるが、過渡時において、移送器７の位
相巾が電気角で18゜以上に達すると、アーム短絡
を生じてインバータ、即ちパワー・トランジスタ
は破損する。
そこで本発明実施例装置ではそのようなことが
ないように、検出電圧位相と移相器出力位相の論
理積否定（NAND）をアームの相互補完的信号
として与えるようにして、完全なアームインター
ロツク動作が行なわれるようにして高信頼性を得
るよういしている。
ないように、検出電圧位相と移相器出力位相の論
理積否定（NAND）をアームの相互補完的信号
として与えるようにして、完全なアームインター
ロツク動作が行なわれるようにして高信頼性を得
るよういしている。
第５図は本発明をフルブリツジ方式の単相高周
波トランジスタ・インバータに適用した場合の主
回路図を示すもので、その制御回路は第６図に示
すように、前述の第２図に示す制御回路の２セツ
ト分で構成されている。
波トランジスタ・インバータに適用した場合の主
回路図を示すもので、その制御回路は第６図に示
すように、前述の第２図に示す制御回路の２セツ
ト分で構成されている。
そしてこの２つのハーフブリツジの動作は同一
周期、同一出力波形であることが必要である。
周期、同一出力波形であることが必要である。
第７図は出力波形と、ベース信号、ターンオフ
タイムとの関係を示す図で、各ハーフブリツジは
全く同一出力波形で負荷端子にはこの和を出力す
る。即ちフルブリツジ方式はハーフブリツジ方式
の２倍の出力を得ることが可能である。
タイムとの関係を示す図で、各ハーフブリツジは
全く同一出力波形で負荷端子にはこの和を出力す
る。即ちフルブリツジ方式はハーフブリツジ方式
の２倍の出力を得ることが可能である。
本発明によれば、出力電圧波形に歪を生ずるこ
とがなくなり、従つて変圧器を介して大容量負荷
を駆動することが可能になつたもので、その工業
的価値は極めて大である。
とがなくなり、従つて変圧器を介して大容量負荷
を駆動することが可能になつたもので、その工業
的価値は極めて大である。
第１図は本発明実施例の主回路のブロツクず、
第２図はその制御回路のブロツク図、第３図は原
理説明のための電圧波形図、第４図は各部の電圧
波形図、第５図は異なる実施例の主回路のブロツ
ク図、第６図はその制御回路のブロツク図、第７
図は原理説明のための電圧波形図である。 １……主回路、２……DCコンバータ、３……
負荷、４……電圧検出器、５及び６……ベース・
ドライブ回路、７……移相器、８……電圧調整
器、９……電圧指令器、１０及び１２……減算回
路、１１……検出電圧、１３……周波数指令器、
１４……発振器、１５……位相指令器、１６……
位相調整器、１７……鋸歯状波発生器。
第２図はその制御回路のブロツク図、第３図は原
理説明のための電圧波形図、第４図は各部の電圧
波形図、第５図は異なる実施例の主回路のブロツ
ク図、第６図はその制御回路のブロツク図、第７
図は原理説明のための電圧波形図である。 １……主回路、２……DCコンバータ、３……
負荷、４……電圧検出器、５及び６……ベース・
ドライブ回路、７……移相器、８……電圧調整
器、９……電圧指令器、１０及び１２……減算回
路、１１……検出電圧、１３……周波数指令器、
１４……発振器、１５……位相指令器、１６……
位相調整器、１７……鋸歯状波発生器。
Claims (1)
- １ 高圧指令器と移相器間に減算回路を設け、且
つ直流母線間に直列接続された２つのコンデンサ
の共通接続点と直流母線間に直列接続された２つ
のパワー・トランジスタの共通接続点間の電圧を
検出する電圧検出器を設けると共に、この検出電
圧の位相を位相指令器の出力電圧の位相と比較
し、その位相誤差を位相調整器を通して前記減算
回路に与えるように構成したことを特徴とする高
周波トランジスタ・インバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143834A JPS5846873A (ja) | 1981-09-14 | 1981-09-14 | 高周波トランジスタ・インバ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143834A JPS5846873A (ja) | 1981-09-14 | 1981-09-14 | 高周波トランジスタ・インバ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5846873A JPS5846873A (ja) | 1983-03-18 |
| JPH0313832B2 true JPH0313832B2 (ja) | 1991-02-25 |
Family
ID=15348023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143834A Granted JPS5846873A (ja) | 1981-09-14 | 1981-09-14 | 高周波トランジスタ・インバ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846873A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52107538A (en) * | 1976-02-03 | 1977-09-09 | Furuno Electric Co | Inverter circuits |
-
1981
- 1981-09-14 JP JP56143834A patent/JPS5846873A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52107538A (en) * | 1976-02-03 | 1977-09-09 | Furuno Electric Co | Inverter circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5846873A (ja) | 1983-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0672317B1 (en) | Closed loop pulse width modulator inverter with volt-seconds feedback control | |
| KR960003407B1 (ko) | 직류교류전력 변환장치 | |
| US4934822A (en) | PWM-controlled power supply capable of eliminating modulation-frequency signal components from ground potentials | |
| US5280421A (en) | Current regulator for a four-legged three-phase inverter | |
| JPH06141552A (ja) | 高周波高圧電源の電力制御装置 | |
| EP0293869B1 (en) | Power conversion system | |
| JPH04156274A (ja) | 電力変換装置 | |
| JPS63190557A (ja) | 電源装置 | |
| JPH0313832B2 (ja) | ||
| JPH0880060A (ja) | 単相インバータ装置 | |
| JPH0197174A (ja) | 電力変換装置 | |
| JPH10145977A (ja) | インバータ装置 | |
| JPH1052062A (ja) | ３レベルインバータの制御装置 | |
| JPH10225144A (ja) | ３アームｕｐｓのゲート制御方法 | |
| JP3110898B2 (ja) | インバータ装置 | |
| JP2940064B2 (ja) | 誘導加熱用インバータ電源 | |
| JP2929466B2 (ja) | 不正電流検出回路 | |
| JPH0757100B2 (ja) | 高周波高圧電源の制御装置 | |
| JPH05146158A (ja) | Ａｃ／ｄｃインバータ制御方式 | |
| JPS63242174A (ja) | Ｃｖｃｆの電圧制御装置 | |
| JPH04105561A (ja) | 電流形ｐｗｍコンバータの制御方法 | |
| JPS6260476A (ja) | 電力変換器の短絡防止時間発生回路 | |
| JPS5921274A (ja) | 電力変換装置 | |
| JPH0246174A (ja) | インバータの制御装置 | |
| JPH0386078A (ja) | 周波数同調回路 |