JPH0246174A - インバータの制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の構成〕 （産業上の利用分野） この発明は、定電圧・定周波数インバータ装置に係り、
特に、出力電圧周期に同期してインピータンスが変化す
る非線形負荷等による電圧波形歪みを除去するに好適な
インバータの制御装置に関するものである。

（従来の技術） 定電圧・定周波数インバータ装置は、コンピュータなど
の瞬時停電も許されない装置に電力を供給するための、
無停電装置や独立電源として用いられでいる。この場合
、負荷としては、整流器など、出力電圧周期に同期して
インピータンスが変化する非線形負荷であることが多い
。

かかる非線形負荷によって生じるインバータの出力電圧
波形歪を除去するには、出力電圧を検出し、この出力電
圧と出力電圧基準との偏差の瞬時値から、その偏差を小
さくするようにインバータ出力指令を制御する方法や、
フィルタコンデンサに流れる電流を正弦波に追従させる
方法（特開昭６２−６０４７５号公報参照）等がある。

第８図は、これらの方法のうち、出力電圧と出力電圧基
準との偏差の瞬時値から、その偏差を小さくするように
インバータ出力指令を制御する装置を示したものである
。同図において、直流電圧源１の出力電圧が平滑コンデ
ンサ２で平滑された後、３相インバータ３によって交流
に変換される。

この３相インバータ３の交流側には３相トランス４が接
続され、所望の電圧に変圧される。また、３相トランス
４にはフィルタコンデンサ５が接続され、これによって
高周波分の除去された正弦波交流電圧が負荷６に供給さ
れる。

また、３相トランス４の二次巻線に接続された出力する
一方、電圧基準Ｖ　および位相基準θを設定することに
よって、電圧基準発生器８が電圧＊＊＊ 基準Ｖ　　ＳＶ■　、Ｖｖ　を出力する。そこで、加算
器９は電圧基準ｖ　　　、ｖ　　　、ｖ”から＊　　　
　　　　＊ Ｕ　　　　　ｖ　　　　　ｗ 電圧検出信号ｖＵ、、ｖｖ、ｖｗを減算して、電圧偏差
ΔＶｕ−ΔＶ　ｖ−ΔＶｗを出力し、信号発生器１０に
与える。信号発生器１０は、第９図に示す如く、ヒステ
リシスレベルΔＶ＊を超えない範囲で、電圧偏差ΔｖＵ
、ΔＶ■、ΔＶｗが零になるようなパルス幅変調（ＰＷ
Ｍ）パターンを作り、３相インバータ３′を制御する。

因みに、電圧基準発生器８は電圧基準Ｖ″′および位相
基準θに基づいて次式の電圧基準を発生する。

Ｖ　　”−Ｖ＊・５ｌｎ（θ） ＊　　　　　＊ ■ｖ−ｖ−８１ｎ（θ−２・π／３） ＊＊。

Ｖ、　　−Ｖ　　−５ｔｎ（θ＋２−　π／３）　　−
（１）次に。第１０図は上述したように、フィルタコン
デンサに流れる電流を正弦波に追従させる装置を示した
ものである。ここでは、電流検出器１１が交流フィルタ
コンデンサ５に流れる電流を検出して電流検出信号ｌ８
、Ｉｖ、Ｉ、を出力する。

一方、電圧基準Ｖ　および位相基準θを設定することに
よって、電流基準発生器１２が電流基準＊　　　　　　
　＊ １、ＩＩ　　　を出力する。そこで、加Ｗ ＊ 算器９が電流基準Ｉ　　　、Ｉ　　　、Ｉ”から電Ｕ　
　　　　ｖ　　　　　ｖ 流検出信号■。Ｓ　Ｉｖｌ　１ｗを減算して、電流偏差
ΔＩＵ１ΔＩｖ、ΔＩｖを出力し、信号発生器１０に与
える。信号発生器１０はヒステリシスレベルΔＩ　を超
えない範囲で、電流偏差ΔＩｕ−ΔＩｖ１ΔＩｗが零に
なるようなＰＷＭパターンを作り、３相インバータ３を
制御する。

ここで、電流基準発生器１２は電圧基準Ｖ＊位相基準θ
、フィルタコンデンサ容量Ｃ［Ｆ］およびインバータ角
周波数ω［ｒａｄ／ｓ　］に基づいて次式の電流基準を
発生する。

＊　　　　　　　　　　＊ ＩＵ−ωＣ・ＶＩＩｓｌｎ（θ） ＊　　　　　　　　　　＊ Ｉｖ−ωＣ−Ｖ−８１ｎ（θ−２・π／３）＊ Ｉ　ｗ　　＝　ωＣ−Ｖ　　−５ｉｎ（θ＋２・π／３
）・・・（２） （発明が解決しようとする課題） 定電圧、定周波数ＰＷＭ制御インバータ装置が、無停電
電源装置や独立電源として使用される場合、負荷に非線
形要素を含むことが多く、負荷電流波形と共に、インバ
ータ装置の出力電圧波形が歪むことがある。この出力電
圧波形の歪が負荷に悪影響を及ぼす場合、その電圧歪を
許容範囲内に制御する必要がある。

かかる、歪を除去するべく、出力電圧と出力電圧基準と
の偏差、または、フィルタコンデンサを流れる電流と電
流基準との偏差を検出し、これらの偏差を小さくするよ
うに閉ループ制御することは、検出から制御指令を出力
するまでの時間遅れにより波形歪を十分に除去すること
が難しく、若し、この方法に固執するとすれば、出力電
圧または出力電流を検出してから指令を与えるまで非常
に高速で応答特性を有する制御系を用いなければならな
いという問題点があった。

この発明は、上記の問題点を解決するためになされたも
ので、出力電圧周期に同期して発生する出力電圧波形歪
を容易に除去することのできるインバータの制御装置を
得ることを目的とする。

〔発明の構成〕

（課題を解決するための手段） この発明は、電圧指令に従ってインバータの出力電圧の
大きさと位相を制御するインバータの制御装置において
、前記インバータの出力電圧を検出する電圧検出器と、
前記インバータの出力電圧基準を発生する電圧基準発生
器と、この電圧基準発生器の電圧基準と前記電圧検出器
の電圧検出値との偏差を求める第１の加算手段と、この
第１の加算手段の偏差を零にするような電圧補正値を演
算し°、１周期遅れで出力する電圧補正演算手段と、入
力を１周期遅らせて出力する遅延手段と、前記電圧補正
演算手段の電圧補正値を一方入力、前記遅延手段の出力
を他方入力として加算すると共に、加算出力を前記遅延
手段の入力とする第２の加算手段と、この第２の加算手
段の出力と前記電圧基準発生器の電圧基準とを加算する
第３の加算手段とを備え、この第３の加算手段の出力を
前記電圧指令とすることを特徴とするものである。

（作　用） この発明においては、電圧歪が繰り返し現れることに着
目して、１周期前の出力電圧歪骨と逆方向の電圧を出力
するような補正電圧基準を演算し、その値をフィードフ
ォワード的に電圧基準に加えるようにしたので、従来の
瞬時値制御よりも応答特性の低い制御系で電圧歪を除去
することができる。

（実施例） 第１図はこの発明の一実施例の構成を、適用対象のイン
バータ主回路と併せて示したブロック図である。図中、
第８図と同一の符号を付したものはそれぞれ同一の要素
を示している。ここで、インバータ主回路に設けた交流
フィルタリアクトル１３は第８図の３相トランス４の漏
れインダクタンスを表し、交流フィルタコンデンサ５と
共に、交流ＬＣフィルタを形成している。一方、電圧横
基準発生器８の電圧基準ｖ　　、■　＊、■　＊＊ Ｕ　　　　　ｖ　　　　　ｗ を引き算して得られる電圧偏差ΔＶｕ１ΔＶｖ−ΔＶｗ
は、振動抑制器１４と電圧補正演算器１５とに加えられ
る。

このうち、振動抑制器１４は交流フィルタコンデンサ５
の共振を抑制する成分を出力するもので、電圧補正演算
器１５は電圧偏差を零にするような電圧補正値を演算し
、１周期遅れで出力するものである。そして、この電圧
補正演算器１５の出力は加算器９の一方入力として加え
られ、さらに、この加算器９の出力を入力し、丁度１周
期遅延させる遅延器１７の出力が加算器９の他方入力と
して加えられる。

次に、この加算器９の出力と振動抑制器１４の出力とが
もう１組の加算器９によって加算され、さらに、この加
算器９の出力と電圧基準発生器８の出力電圧基準とが他
の１組の加算器９によって加算されで信号発生器１０に
電圧指令として加えられる。

上記のように構成された本実施例の動作を以下に説明す
る。

先ず、第２図（ａ）に示すように、リアクトル２１およ
びコンデンサ２２でなる交流ＬＣフィルタは、Ｚ平面上
では第２図（ｂ）のように表すことができる。これは、
サンプラを考慮していないものの、Ｚ−１は遅延演算子
であり、１サンプル前の値を意味する（例えば、サンプ
リング間隔をＴとした場合、ｚ−１・Ｘ　（ｔ）はＸ（
ｔ−Ｔ）となる）。

また、第２図（ｂ）における定数αｌ、α２、α３は次
式のように表される。

α　ｌ　思＝１２　拳　ｃｏｓ　（ωＴ）α２−−１ （１−（ＩＪＴ　　拳　５ｉｎ（ωＴ）　　　　　　　
　　　　　　　−（３）ただし、ωはＬＣの共振周波数
でω−１／７Ｔで、Ｔはサンブリンク周期である。

また、各相の出力電圧基準Ｖ、　、Ｖｖ＊■　＊は上述
したように下式で表される。

ν ＊　　　　＊ ＶＵ−Ｖ　　＊５ｉｎ（θ） ｖ　　＊　−ｖ　＊・５ｉｎ（θ−２・π／３）ｖ　ｗ
　　−ｖ　　−ｓ　ｔ　ｎ　（θ＋２・π／３）振動抑
制器１４は、このフィルタによるＬＣ共振を抑制するた
めの振動抑制関数Ｈ（ｚ）である。

この振動抑制器１４とＬＣフィルタを併せたものは第３
図のようになる。

ここで、Ｈ（ｚ）を適当に選ぶことにより、ＬＣフィル
タの共振によって生じる出力電圧の振動を時定数Ｔ、で
減衰させることができる。例えば、Ｈ（ｚ）　−一β　
・ｚ−１としたときの時定数Ｔｄ は下式のように表される。

Ｔ　　−１／ｌ　　［１／（１−βｏ−８１ｎ（ωＴ）
）］口・・（４） ただし、 ω：ＬＣフィルタの共振周波数 Ｔ：サンプリング周期 １　：常用対数関数 である。

次に、電圧補正演算器１５は、１周期前の電圧歪を基に
してその歪成分を除去する補正値を演算するもので、振
動抑制伝達関数をＨ（ｚ）とした場合、電圧補正演算器
１５の入力と出力の関係は第４図のブロック図で表すこ
とが出来る。ただし、ｎは１周期に含まれる検出値の数
である。これは第３図のブロック図から容易に求めるこ
とができるもので、三つの部分に分けられたうちの１５
ａは１周期前の出力波形歪をみるための遅延ブロック、
１５ｂは第３図において出力に１ステツプ後に１を出さ
せるための係数、１５Ｃは第３図の入力から見た１巡伝
達関数であり、電圧基準に補正を加えたときの誤差の変
動による影響を補正するものである。この電圧補正演算
器１５で得られた補正値は加算器９の一方入力となる。

この場合、遅延器１７が加算器９の出力を入力して、こ
れを１周期分遅延させて加算器９の他方入力としている
。

第５図は振動抑制器１４の出力を零とした場合の各部の
波形を示したものである。すなわち、同図（ａ）に示す
ように、最初の周期ＴＡで電圧基準と出力電圧とに偏差
があると、電圧補正演算器１５はこれを１周期分だけ記
憶し、次の周期ＴＢにて同図（ｂ）に示す電圧偏差をＰ
ＩＤ演算して、同図Ｃ）に示す電圧補正値を演算する。

このとき、遅延器１７の出力が零であるとすれば、同図
ｄ）に示す電圧補正値が電圧基準に加えられ、同図ｅ）
に示す出力電圧指令が信号発生器１０に加えられる。一
方、次の周期Ｔ　では電圧補正により電圧偏差が小さく
なっており、この電圧偏差に対応して、電圧補正演算器
１５は同図Ｃ）に示す電圧補正値を出力する。この電圧
補正値と、前の周期ＴＢでの補正値とが加算され、さら
に、この加算値に電圧基準が加算されで同図ｄ）に示す
出力電圧指令が信号発生器１０に加えられる。

一方、信号発生器１０はこの出力電圧指令と、これより
も十分に周波数の高い搬送波発生器１６の三角波とを比
較し、その大小によりインバータのゲート指令を出力し
、３相インバータ３はこれに対応したＰＷＭ波形の電圧
を出力する。これを図示すると第６図のようになる。

かくして、この実施例によれば、振動抑制器１４によっ
てフィルタによるＬＣ共振を抑制でき、また、電圧補正
演算器１５と遅延器１７とにより、非線形負荷に起因す
る出力電圧歪を除去することができる。

第７図はこの発明の他の実施例の構成を示すブロック図
であり、図中、第１図と同一の符号を付したものはそれ
ぞれ同一の要素を示す。これは回転座標系で全ての演算
を行うもので、電圧検出器７の出力段に回転座標変換器
１８を接続し、信号発生器１０の前段に静止座標変換器
１９を接続することにより、振動抑制器１４、電圧補正
演算器１５および遅延器１７を２個にして構成の簡易化
を図っている。

ここで、回転座標変換器１８は静止座標から、電気角指
令θを用いて回転座標に変換する。回転座標変換器１８
の出力Ｖ、およびｖ９は、電圧検出値Ｖｕ　ＳＶｖ　１
Ｖｗ−電気角指令θを用いることによって次式のように
表される。

ｖ＊−ｖ Ｒｄ ・ｃｏｓ（の−Ｖ−８ＩＩ′ｌ（の また、第７図と同様に、電圧検出値ＶＵ、Ｖｖ。

＊　　　　　　＊ Ｖ　のそれぞれの基準を（１）式のＶ　　Ｓｖ■ｖ ＊ Ｖｗ　　のようにしたいとき、回転座標変換器１８＊ の出力Ｖ、およびＶ９のそれぞれの基準Ｖ。

■　＊とじて次式の値を用いればよい。

■　＊−■＊ Ｖ　　　　−Ｏ・・・（６） このように、座標変換器によって静止座標から回転座標
に変換することにより、種々の値を直流で取り扱うこと
ができる。

また、静止座標変換器１９は、回転座標から電気角指令
θを用いて静止座標に変換則る。すなわち、Ｖａおよび
ｖ９とθとから次式の演算を行っ＊　　　　３＊　　　
　Ｔ＊ てＶ　　　、Ｖ　　　、Ｖ　　　を出力する。

１？ ・・・・・・（７） なお、この実施例の動作原理および各ブロックの定数は
、上記実施例の場合と同様であるのでその説明を省略す
る。

〔発明の効果〕

以上の説明によって明らかなように、この発明によれば
、電圧歪が繰り返し現れることに着目して、１周期前の
出力電圧全骨と逆方向の電圧を出力するような補正電圧
基準を演算し、その値をフィードフォワード的に電圧基
準に加えるようにしたので、従来の瞬時値制御よりも応
答特性の低い制御系で電圧歪を確実に除去することがで
きる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は一般的な交流フィルタの構成およびそのＺ変換
ブロック図、第３図および第４図は同実施例の主要素の
構成例を示したブロック図、第５図は同実施例の動作を
説明するためのタイムチャート、第６図は同実施例の動
作を説明するための、ＰＷＭパターンの発生原理図、第
７図は本発明の他の実施例の構成を示すブロック図、第
８図は従来のインバータ制御装置の構成を示すブロック
図、第９図は同装置の動作を説明するための波形図、第
１０図は従来のもう一つのインバータの制御装置の構成
を示すブロック図である。 ３・・・３相インバータ、４・・・３相トランス、５・
・・交流フィルタコンデンサ、７・・・電圧検出器、８
・・・電圧基準発生器、９・・・加算器、１０・・・信
号発生器、１３・・・交流フィルタリアクトル、１４・
・・振動抑制器、１５・・・電圧補正演算器、１６・・
・搬送波発生器、１７・・・遅延器、１８・・・回転座
標変換器、１９・・・静止座標変換器。 第８図 第９図 ・第１０図

Claims (1)

【特許請求の範囲】
1. 電圧指令に従ってインバータの出力電圧の大きさと位相
   を制御するインバータの制御装置において、前記インバ
   ータの出力電圧を検出する電圧検出器と、前記インバー
   タの出力電圧基準を発生する電圧基準発生器と、この電
   圧基準発生器の電圧基準と前記電圧検出器の電圧検出値
   との偏差を求める第１の加算手段と、この第１の加算手
   段の偏差を零にするような電圧補正値を演算し、１周期
   遅れで出力する電圧補正演算手段と、入力を１周期遅ら
   せて出力する遅延手段と、前記電圧補正演算手段の電圧
   補正値を一方入力、前記遅延手段の出力を他方入力とし
   て加算すると共に、加算出力を前記遅延手段の入力とす
   る第２の加算手段と、この第２の加算手段の出力と前記
   電圧基準発生器の電圧基準とを加算する第３の加算手段
   とを備え、この第３の加算手段の出力を前記電圧指令と
   することを特徴とするインバータの制御装置。