JP2653485B2 - インバータの制御装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の構成〕 （産業上の利用分野） この発明は、定電圧・低周波数インバータ装置に係
り、特に、出力電圧周期に同期してインピータンスが変
化する非線形負荷等による電圧波形歪みを除去するに好
適なインバータの制御装置に関するものである。

（従来の技術） 定電圧・定周波数インバータ装置は、コンピュータな
どの瞬時停電も許されない装置に電力を供給するため
の、無停電装置や独立電源として用いられている。この
場合、負荷としては、整流器など、出力電圧周期に同期
してインピータンスが変化する非線形負荷であることが
多い。

かかる非線形負荷によって生じるインバータの出力電
圧波形歪を除去するには、出力電圧を検出し、この出力
電圧と出力電圧基準との偏差の瞬時値から、その偏差を
小さくするようにインバータ出力指令を制御する方法
や、フィルタコンデンサに流れる電流を正弦波に追従さ
せる方法（特開昭62−60475号公報参照）等がある。

第８図は、これらの方法のうち、出力電圧と出力電圧
基準との偏差の瞬時値から、その偏差を小さくするよう
にインバータ出力指令を制御する装置を示したものであ
る。同図において、直流電圧源１の出力電圧が平滑コン
デンサ２で平滑された後、３相インバータ３によって交
流に交換される。この３相インバータ３の交流側には３
相トランス４が接続され、所望の電圧に変圧される。ま
た、３相トランス４にはフィルタコンデンサ５が接続さ
れ、これによって高周波分の除去された正弦波交流電圧
が負荷６に供給される。

また、３相トランス４の二次巻線に接続された電圧検
出器７が電圧検出信号V_U、V_V、V_Wを出力する一方、電圧
基準Ｖ^＊および位相基準θを設定することによって、電
圧基準発生器８が電圧基準V_U ^＊、V_V ^＊、V_W ^＊を出力す
る。そこで、加算器９は電圧基準V_U ^＊、V_V ^＊、V_W ^＊から
電圧検出信号V_U、V_V、V_Wを減算して、電圧偏差ΔV_U、Δ
V_V、ΔV_Wを出力し、信号発生器10に与える。信号発生器
10は、第９図に示す如く、ヒステリシスレベルΔＶ^＊を
超えない範囲で、電圧偏差ΔV_U、ΔV_V、ΔV_Wが零になる
ようなパルス幅変調（PWM）パターンを作り、３相イン
バータ３を制御する。

因みに、電圧基準発生器８は電圧基準Ｖ^＊および位相
基準θに基づいて次式の電圧基準を発生する。

V_U ^＊＝Ｖ^＊・sin（θ） V_V ^＊＝Ｖ^＊・sin（θ−２・π/3） N_W ^＊＝Ｖ^＊・sin（θ＋２・π/3） …（１） 次に。第10図は上述したように、フィルタコンデンサ
に流れる電流を正弦波に追従させる装置を示したもので
ある。ここでは、電流検出器11が交流フィルタコンデン
サ５に流れる電流を検出して電流検出信号I_U、I_V、I_Wを
出力する。一方、電圧基準Ｖ^＊および位相基準θを設定
することによって、電流基準発生器12が電流基準I_U ^＊、
I_V ^＊、I_W ^＊を出力する。そこで、加算器９が電流基準I_U
^＊、I_V ^＊、I_W ^＊から電流検出信号I_U、I_V、I_Wを減算し
て、電流偏差ΔI_U、ΔI_V、ΔI_Wを出力し、信号発生器10
に与える。信号発生器10はヒステリシスレベルΔＩ^＊を
超えない範囲で、電流偏差ΔI_U、ΔI_V、ΔI_Wが零になる
ようなPWMパターンを作り、３相インバータ３を制御す
る。

ここで、電流基準発生器12は電圧基準Ｖ^＊、位相基準
θ、フィルタコンデンサ容量Ｃ［Ｆ］およびインバータ
角周波数ω［rad/s］に基づいて次式の電流基準を発生
する。

I_U ^＊＝ωＣ・Ｖ^＊・sin（θ） I_V ^＊＝ωＣ・Ｖ^＊・sin（θ−２・π/3） I_W ^＊＝ωＣ・Ｖ^＊・sin（θ＋２・π/3） …（２） （発明が解決しようとする課題） 定電圧、低周波数PWM制御インバータ装置が、無停電
電源装置や独立電源として使用される場合、負荷に非線
形要素を含むことが多く、負荷電流波形と共に、インバ
ータ装置の出力電圧波形が歪むことがある。この出力電
圧波形の歪が負荷に悪影響を及ぼす場合、その電圧歪を
許容範囲内に制御する必要がある。

かかる、歪を除去するべく、出力電圧と出力電圧基準
との偏差、または、フィルタコンデンサを流れる電流と
電流基準との偏差を検出し、これらの偏差を小さくする
ように閉ループ制御することは、検出から制御指令を出
力するまでの時間遅れにより波形歪を十分に除去するこ
とが難しく、若し、この方法に固執するとすれば、出力
電圧または出力電流を検出してから指令を与えるまで非
常に高速で応答特性を有する制御系を用いなければなら
ないという問題点があった。

この発明は、上記の問題点を解決するためになされた
もので、出力電圧周期に同期して発生する出力電圧波形
歪を容易に除去することのできるインバータの制御装置
を得ることを目的とする。

〔発明の構成〕

（課題を解決するための手段） この発明は、電圧指令に従ってインバータの出力電圧
の大きさと位相を制御するインバータの制御装置におい
て、前記インバータの出力電圧を検出する電圧検出器
と、前記インバータの出力電圧基準を発生する電圧基準
発生器と、この電圧基準発生器の電圧基準と前記電圧検
出器の電圧検出値との偏差を求める第１の加算手段と、
この第１の加算手段の偏差を零にするような電圧補正値
を演算し、１周期遅れで出力する電圧補正演算手段と、
入力を１周期遅らせて出力する遅延手段と、前記電圧補
正演算手段の電圧補正値を一方入力、前記遅延手段の出
力を他方入力として加算すると共に、加算出力を前記遅
延手段の入力とする第２の加算手段と、この第２の加算
手段の出力と前記電圧基準発生器の電圧基準とを加算す
る第３の加算手段とを備え、この第３の加算手段の出力
を前記電圧指令とすることを特徴とするものである。

（作 用） この発明においては、電圧歪が繰り返し現れることに
着目して、１周期前の出力電圧歪分と逆方向の電圧を出
力するような補正電圧基準を演算し、その値をフィード
フォワード的に電圧基準に加えるようにしたので、従来
の瞬時値制御よりも応答特性の低い制御系で電圧歪を除
去することができる。

（実施例） 第１図はこの発明の一実施例の構成を、適用対象のイ
ンバータ主回路と併せて示したブロック図である。図
中、第８図と同一の符号を付したものはそれぞれ同一の
要素を示している。ここで、インバータ主回路に設けた
交流フィルタリアクトル13は第８図の３相トランス４の
漏れインダクタンスを表し、交流フィルタコンデンサ５
と共に、交流LCフィルタを形成している。一方、電圧検
出器７の電圧検出信号V_U、V_V、V_Wから電圧基準発生器８
の電圧基準V_U ^＊、V_V ^＊、V_W ^＊を引き算して得られる電圧
偏差ΔV_U、ΔV_V、ΔV_Wは、振動抑制器14と電圧補正演算
器15とに加えられる。

このうち、振動抑制器14は交流フィルタコンデンサ５
の共振を抑制する成分を出力するもので、電圧補正演算
器15は電圧偏差を零にするような電圧補正値を演算し、
１周期遅れで出力するものである。そして、この電圧補
正演算器15の出力は加算器９の１方入力として加えら
れ、さらに、この加算器９の出力を入力し、丁度１周期
遅延させる遅延器17の出力が加算器９の他方入力として
加えられる。

次に、この加算器９の出力と振動抑制器14の出力とが
もう１組の加算器９によって加算され、さらに、この加
算器９の出力と電圧基準発生器８の出力電圧基準とが他
の１組の加算器９によって加算されて信号発生器10に電
圧指令として加えられる。

上記のように構成された本実施例の動作を以下に説明
する。

先ず、第２図（ａ）に示すように、リアクトル21およ
びコンデンサ22でなる交流LCフィルタは、Ｚ平面上では
第２図（ｂ）のように表すことができる。これは、サン
プラを考慮していないものの、Z^-1は遅延演算子であ
り、１サンプル前の値を意味する（例えば、サンプリン
グ間隔をＴとした場合、Z^-1・Ｘ（ｔ）はＸ（ｔーＴ）
となる）。また、第２図（ｂ）における定数α_１、
α_２、α_３は次式のように表される。

α_１＝２・cos（ωＴ） α_２＝−１ α_３＝ωＴ・sin（ωＴ） …（３） ただし、ωはLCの共振周波数で Ｔはサンプリンク周期である。

また、各相の出力電圧基準V_U ^＊、V_V ^＊、V_W ^＊は上述し
たように下式で表される。

V_U ^＊＝Ｖ^＊・sin（θ） V_V ^＊＝Ｖ^＊・sin（θ−２・π/3） V_W ^＊＝Ｖ^＊・sin（θ＋２・π/3） 振動抑制器14は、このフィルタによるLC共振を抑制す
るための振動抑制関数Ｈ（ｚ）である。この振動抑制器
14とLCフィルタを併せたものは第３図のようになる。

ここで、Ｈ（ｚ）を適当に選ぶことにより、LCフィル
タの共振によって生じる出力電圧の振動を時定数T_dで減
衰させることができる。例えば、Ｈ（ｚ）＝−β_０・Z
^-1としたときの時定数T_dは下式のように表される。

T_d＝1/1_n［1/｛１−β_０・sin（ωＴ）｝］ …（４） ただし、 ω:LCフィルタの共振周波数 T:サンプリング周期 1_n:常用対数関数 である。

次に、電圧補正演算器15は、１周期前の電圧歪を基に
してその歪成分を除去する補正値を演算するもので、振
動抑制伝達関数をＨ（ｚ）とした場合、電圧補正演算器
15の入力と出力の関係は第４図のブロック図で表すこと
が出来る。ただし、ｎは１周期に含まれる検出値の数で
ある。これは第３図のブロック図から容易に求めること
ができるもので、三つの部分に分けられたうちの15aは
１周期前の出力波形歪をみるための遅延ブロック、15b
は第３図において出力に１ステップ後に１を出させるた
めの係数、15cは第３図の入力から見た１巡伝達関数で
あり、電圧基準に補正を加えたときの誤差の変動による
影響を補正するものである。この電圧補正演算器15で得
られた補正値は加算器９の一方入力となる。この場合、
遅延器17が加算器９の出力を入力して、これを１周期分
遅延させて加算器９の他方入力としている。

第５図は振動抑制器14の出力を零とした場合の各部の
波形を示したものである。すなわち、同図（ａ）に示す
ように、最初の周期T_Aで電圧基準と出力電圧とに偏差が
あると、電圧補正演算器15はこれを１周期分だけ記憶
し、次の周期T_Bにて同図（ｂ）に示す電圧偏差をPID演
算して、同図ｃ）に示す電圧補正値を演算する。このと
き、遅延器17の出力が零であるとすれば、同図ｄ）に示
す電圧補正値が電圧基準に加えられ、同図ｅ）に示す出
力電圧指令が信号発生器10に加えられる。一方、次の周
期T_cでは電圧補正により電圧偏差が小さくなっており、
この電圧偏差に対応して、電圧補正演算器15は同図ｃ）
に示す電圧補正値を出力する。この電圧補正値と、前の
周期T_Bでの補正値とが加算され、さらに、この加算値に
電圧基準が加算されて同図ｄ）に示す出力電圧指令が信
号発生器10に加えられる。

一方、信号発生器10はこの出力電圧指令と、これより
も十分に周波数の高い搬送波発生器16の三角波とを比較
し、その大小によりインバータのゲート指令を出力し、
３相インバータ３はこれに対応したPWM波形の電圧を出
力する。これを図示すると第６図のようになる。

かくして、この実施例によれば、振動抑制器14によっ
てフィルタによるLC共振を抑制でき、また、電圧補正演
算器15と遅延器17とにより、非線形負荷に起因する出力
電圧歪を除去することができる。

第７図はこの発明の他の実施例の構成を示すブロック
図であり、図中、第１図と同一の符号を付したものはそ
れぞれ同一の要素を示す。これは回転座標系で全ての演
算を行うもので、電圧検出器７の出力段に回転座標変換
器18を接続し、信号発生器10の前段に静止座標変換器19
を接続することにより、振動抑制器14、電圧補正演算器
15および遅延器17を２個にして構成の簡易化を図ってい
る。

ここで、回転座標変換器18は静止座標から、電気各指
令θを用いて回転座標に変換する。回転座標変換器18の
出力V_dおよびV_qは、電圧検出値V_U、V_V、V_W、電気角指令
θを用いることによって次式のように表される。

また、第７図と同様に、電圧検出値V_U、V_V、V_Wのそれ
ぞれの基準を（１）式のV_U ^＊、V_V ^＊、V_W ^＊のようにした
いとき、回転座標変換器18の出力V_dおよびV_qのそれぞれ
の基準V_d ^＊、V_q ^＊として次式の値を用いればよい。

V_d ^＊＝Ｖ^＊ V_q ^＊＝０ …（６） このように、座標変換器によって静止座標から回転座
標に変換することにより、種々の値を直流で取り扱うこ
とができる。

また、静止座標変換器19は、回転座標から電気指令θ
を用いて静止座標に変換刷る。すなわち、V_dおよびV_qと
θとから次式の演算を行ってV_R ^＊、V^{S ＊}、V^{T ＊}を出力す
る。

なお、この実施例の動作原理および各ブロックの定数
は、上記実施例の場合と同様であるのでその説明を省略
する。

〔発明の効果〕

以上の発明によって明らかなように、この発明によれ
ば、電圧歪が繰り返し現れることに着目して、１周期前
の出力電圧歪分と逆方向の電圧を出力するような補正電
圧基準を演算し、その値をフィードフォワード的に電圧
基準に加えるようにしたので、従来の瞬時値制御よりも
応答特性の低い制御系で電圧歪を確実に除去することが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロック図、
第２図は一般的な交流フィルタの構成およびそのＺ変換
ブロック図、第３図および第４図は同実施例の主要素の
構成例を示したブロック図、第５図は同実施例の動作を
説明するためのタイムチャート、第６図は同実施例の動
作を説明するための、PWMバターンの発生原理図、第７
図は本発明の他の実施例の構成を示すブロック図、第８
図は従来のインバータ制御装置の構成を示すブロック
図、第９図は同装置の動作を説明するための波形図、第
10図は従来のもう一つのインバータの制御装置の構成を
示すブロック図である。 ３……３相インバータ、４……３相トランス、５……交
流フィルタコンデンサ、７……電圧検出器、８……電圧
基準発生器、９……加算器、10……信号発生器、13……
交流フィルタリアクトル、14……振動抑制器、15……電
圧補正演算器、16……搬送波発生器、17……遅延器、18
……回転座標変換器、19……静止座標変換器。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】電圧指令に従ってインバータの出力電圧の
   大きさと位相を制御するインバータの制御装置におい
   て、前記インバータの出力電圧を検出する電圧検出器
   と、前記インバータの出力電圧基準を発生する電圧基準
   発生器と、この電圧基準発生器の電圧基準と前記電圧検
   出器の電圧検出値との偏差を求める第１の加算手段と、
   この第１の加算手段の偏差を零にするような電圧補正値
   を演算し、１周期遅れで出力する電圧補正演算手段と、
   入力を１周期遅らせて出力する遅延手段と、前記電圧補
   正演算手段の電圧補正値を一方入力、前記遅延手段の出
   力を他方入力として加算すると共に、加算出力を前記遅
   延手段の入力とする第２の加算手段と、この第２の加算
   手段の出力と前記電圧基準発生器の電圧基準とを加算す
   る第３の加算手段とを備え、この第３の加算手段の出力
   を前記電圧指令とすることを特徴とするインバータの制
   御装置。