JPH03137646A - 縮小投影露光装置用レチクル - Google Patents
縮小投影露光装置用レチクルInfo
- Publication number
- JPH03137646A JPH03137646A JP1276815A JP27681589A JPH03137646A JP H03137646 A JPH03137646 A JP H03137646A JP 1276815 A JP1276815 A JP 1276815A JP 27681589 A JP27681589 A JP 27681589A JP H03137646 A JPH03137646 A JP H03137646A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- reticle
- registering
- wafer
- slip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000005259 measurement Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 7
- 230000002829 reductive effect Effects 0.000 abstract description 2
- 241000234435 Lilium Species 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路の製造工程で用いられる縮小投
影露光装置用レチクルに関する。
影露光装置用レチクルに関する。
従来、縮小投影露光装置により半導体基板上に転写され
たレチクルのパターンの位置ずれを検出する際には、一
連の製造工程に使用する各レチクル内に目合せ精度測定
用のパターンを設けていた。このパターンは半導体集積
回路の所定の動作には寄与しないので、通常レチクルに
形成される素子用のパターンの周辺に、1〜数ホトレジ
スト工程につき1つ置かれていた。
たレチクルのパターンの位置ずれを検出する際には、一
連の製造工程に使用する各レチクル内に目合せ精度測定
用のパターンを設けていた。このパターンは半導体集積
回路の所定の動作には寄与しないので、通常レチクルに
形成される素子用のパターンの周辺に、1〜数ホトレジ
スト工程につき1つ置かれていた。
すなわち、第5図に示すように、ウェーハ1上に投影露
光されたパターン2の周辺部には、第6図に示すような
X方向目金せパターン3Aからなる測定用パターン3と
Y方向目金せパターン4Aからなる測定用パターン4が
設けられていた。
光されたパターン2の周辺部には、第6図に示すような
X方向目金せパターン3Aからなる測定用パターン3と
Y方向目金せパターン4Aからなる測定用パターン4が
設けられていた。
しかしながら、上述した従来の目合せ精度の測定用パタ
ーンでは、1露光工程につきレチクル内パターンの1ケ
所での位置ずれしか検出できないので、投影されるパタ
ーンが大きいときは、測定用パターンのある位置ではず
れが微小でも、その他の場所では製造上許容されないず
れが生じ、半導体装置の製造歩留を低下させるという欠
点がある。
ーンでは、1露光工程につきレチクル内パターンの1ケ
所での位置ずれしか検出できないので、投影されるパタ
ーンが大きいときは、測定用パターンのある位置ではず
れが微小でも、その他の場所では製造上許容されないず
れが生じ、半導体装置の製造歩留を低下させるという欠
点がある。
本発明の縮小投影露光装置用レチクルは、半導体基板上
に転写されるパターンを有する縮小投影露光装置用レチ
クルにおいて、転写されるパターンと半導体基板上に既
に形成されているパターンとの位置ずれを検出する為の
測定用パターンを複数の位置に形成したものである。
に転写されるパターンを有する縮小投影露光装置用レチ
クルにおいて、転写されるパターンと半導体基板上に既
に形成されているパターンとの位置ずれを検出する為の
測定用パターンを複数の位置に形成したものである。
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を説明するための露光さ
れたパターンを有するウェーハの平面図、第2図(a)
、(b)は第1図における露光されたパターンの周辺の
A部及びB部の拡大図である。
れたパターンを有するウェーハの平面図、第2図(a)
、(b)は第1図における露光されたパターンの周辺の
A部及びB部の拡大図である。
ウェーハ1上に縮小投影露光されるレチクルのパターン
の周辺部A、BにはX方向百合せパターン3Aを有する
X方向測定用パターン3と、Y方向百合せパターン4A
を有するY方向測定用パターン4とが組み合されて形成
されている。そして、これらの測定用パターンがウェー
ハ1上に露光された場合は、前工程で形成されなX方向
百合せパターン3BとY方向百合せパターン4Bとにそ
れぞれ一部が重なるようになっている。
の周辺部A、BにはX方向百合せパターン3Aを有する
X方向測定用パターン3と、Y方向百合せパターン4A
を有するY方向測定用パターン4とが組み合されて形成
されている。そして、これらの測定用パターンがウェー
ハ1上に露光された場合は、前工程で形成されなX方向
百合せパターン3BとY方向百合せパターン4Bとにそ
れぞれ一部が重なるようになっている。
目ずれの程度として前工程でウェーハ上に既に作られて
いるパターン3B、4Bの中央に、現工程の測定用パタ
ーン3A、4Aが合っている場合が目ずれのない時であ
る。測定パターンの2本口及び4木目が合っているとき
が目ずれの許可限度であるとすると、第2図(a)、(
b)におけるX方向測定パターン3は何れも許容内であ
るのでX方向に関しては合格であるが、Y方向について
は第2図(a)におけるY方向測定用パターン4は許容
以上にずれているのでホトレジスト工程の再工事が必要
であることが判定できる。
いるパターン3B、4Bの中央に、現工程の測定用パタ
ーン3A、4Aが合っている場合が目ずれのない時であ
る。測定パターンの2本口及び4木目が合っているとき
が目ずれの許可限度であるとすると、第2図(a)、(
b)におけるX方向測定パターン3は何れも許容内であ
るのでX方向に関しては合格であるが、Y方向について
は第2図(a)におけるY方向測定用パターン4は許容
以上にずれているのでホトレジスト工程の再工事が必要
であることが判定できる。
第3図は本発明の第2の実施例を説明するための露光さ
れたパターンを有するウェーハの平面図、第4図(a)
、(b)は第3図における露光されたパターンの周辺の
C,E及びり、F部の拡大図である。
れたパターンを有するウェーハの平面図、第4図(a)
、(b)は第3図における露光されたパターンの周辺の
C,E及びり、F部の拡大図である。
第1の実施例ではX、Y方向の測定用パターンが組み合
わされて一辺に置かれていたが、本箱2の実施例では、
X方向測定用パターン3は対向する2辺C,HにY方向
測定用パターン4は対向する2辺り、Fにそれぞれ置か
れている。
わされて一辺に置かれていたが、本箱2の実施例では、
X方向測定用パターン3は対向する2辺C,HにY方向
測定用パターン4は対向する2辺り、Fにそれぞれ置か
れている。
このように構成された第2の実施例では、各方向のレチ
クル内位置ずれの差を最も離れた2辺でチエツク可能な
ので、最も有効に位置ずれの検出が可能である。
クル内位置ずれの差を最も離れた2辺でチエツク可能な
ので、最も有効に位置ずれの検出が可能である。
以上説明したように本発明は、縮小投影露光されるレチ
クル内の複数の位置に目合せ精度検出用の測定用パター
ンを形成することにより、ルチクル内でおこる目合せず
れを減少させることができるため、半導体装置の製造歩
留りを向上させることができるという効果がある。
クル内の複数の位置に目合せ精度検出用の測定用パター
ンを形成することにより、ルチクル内でおこる目合せず
れを減少させることができるため、半導体装置の製造歩
留りを向上させることができるという効果がある。
図、第2図(a)、(b)は第1図におけるA部及びB
部の拡大図、第3図は本発明の第2の実施例を説明する
ための露光されたパターンを有するウェーハの平面図、
第4図(a)、(b)は第3図におけるC、E部及びり
、F部の拡大図、第5図は従来例を説明するための露光
されたパターンを有するウェーハの平面図、第6図は第
5図におけるG部の拡大図である。
部の拡大図、第3図は本発明の第2の実施例を説明する
ための露光されたパターンを有するウェーハの平面図、
第4図(a)、(b)は第3図におけるC、E部及びり
、F部の拡大図、第5図は従来例を説明するための露光
されたパターンを有するウェーハの平面図、第6図は第
5図におけるG部の拡大図である。
1・・・ウェーハ 2・・・露光されたパターン、3・
・・X方向測定用パターン、4・・・Y方向測定パター
ン。
・・X方向測定用パターン、4・・・Y方向測定パター
ン。
Claims (1)
- 半導体基板上に転写されるパターンを有する縮小投影
露光装置用レチクルにおいて、転写されるパターンと半
導体基板上に既に形成されているパターンとの位置ずれ
を検出する為の測定用パターンを複数の位置に形成した
ことを特徴とする縮小投影露光装置用レチクル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1276815A JPH03137646A (ja) | 1989-10-23 | 1989-10-23 | 縮小投影露光装置用レチクル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1276815A JPH03137646A (ja) | 1989-10-23 | 1989-10-23 | 縮小投影露光装置用レチクル |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03137646A true JPH03137646A (ja) | 1991-06-12 |
Family
ID=17574778
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1276815A Pending JPH03137646A (ja) | 1989-10-23 | 1989-10-23 | 縮小投影露光装置用レチクル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03137646A (ja) |
-
1989
- 1989-10-23 JP JP1276815A patent/JPH03137646A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0466335B1 (en) | Process of manufacturing semiconductor devices | |
EP0370834B1 (en) | Method of manufacturing a semiconductor device | |
EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
JP2988393B2 (ja) | 露光方法 | |
JP3048517B2 (ja) | 半導体装置製造用のレチクル | |
JP3552884B2 (ja) | 重ね合わせ精度測定用パターン | |
JP2004516661A (ja) | ステッパアライメントのための自己補正マークの配置 | |
JPH03137646A (ja) | 縮小投影露光装置用レチクル | |
US5552251A (en) | Reticle and method for measuring rotation error of reticle by use of the reticle | |
JPH06324475A (ja) | レチクル | |
JPH0387013A (ja) | 半導体装置の製造方法 | |
JPH05217845A (ja) | アライメント測定用パターン | |
KR100298193B1 (ko) | 웨이퍼의수평정렬을위한레티클 | |
JPH03167817A (ja) | 露光装置 | |
JPS588132B2 (ja) | 集積回路製造方法 | |
JPH0523490B2 (ja) | ||
JPH0758682B2 (ja) | 露光方法 | |
JP2513540Y2 (ja) | アライメント測定装置 | |
JPH04177348A (ja) | 縮小投影露光装置用レチクル | |
KR20040059251A (ko) | 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크 | |
JP2787904B2 (ja) | 露光装置 | |
JPH05234840A (ja) | 半導体集積回路装置 | |
JPH02197113A (ja) | 半導体装置の製造方法 | |
JPH0499309A (ja) | バーニアパターン | |
JP2001166456A (ja) | ウェハパターン誤差の要因解析方法および写真製版用マスクの製造装置 |