JPH03135054A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03135054A JPH03135054A JP27185989A JP27185989A JPH03135054A JP H03135054 A JPH03135054 A JP H03135054A JP 27185989 A JP27185989 A JP 27185989A JP 27185989 A JP27185989 A JP 27185989A JP H03135054 A JPH03135054 A JP H03135054A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- lead piece
- substrate
- piece
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000005452 bending Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 abstract description 4
- 230000007547 defect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000465 moulding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔ヰ既 要〕
放熱板を兼ねる基板を有するリードフレームを用いた半
導体装置に関し、リードフレームの輸送中に生ずる不具
合を防止することを目的とし、チップを搭載し、放熱板
を兼ねる基板部と、該基板部に接続し曲げ加工により段
差を設けて該基板部とは異平面に延びる第１のリード片
と、該第１のリード片と平行に延びる第２のリード片及
び第３のリード片とを有し、該第２のリード片及び第３
のリード片の前記基板部に対向する先端部にはチップ電
極と細線により接続する細線接続部を持ち、該細線接続
部の端部は、前記基板部より投影的に見て第１のリード
片の曲げ開始部より遠くに位置するように構成する。
導体装置に関し、リードフレームの輸送中に生ずる不具
合を防止することを目的とし、チップを搭載し、放熱板
を兼ねる基板部と、該基板部に接続し曲げ加工により段
差を設けて該基板部とは異平面に延びる第１のリード片
と、該第１のリード片と平行に延びる第２のリード片及
び第３のリード片とを有し、該第２のリード片及び第３
のリード片の前記基板部に対向する先端部にはチップ電
極と細線により接続する細線接続部を持ち、該細線接続
部の端部は、前記基板部より投影的に見て第１のリード
片の曲げ開始部より遠くに位置するように構成する。
本発明は放熱板を兼ねる基板部を有するリードフレーム
を用いた半導体装置に関する。
を用いた半導体装置に関する。
第３図は従来の放熱板を兼ねた基板部を有するリードフ
レームを用いた半導体装置を示す図である。これは（ａ
）図に示すように半導体チップ１を搭載した基板部２と
、該基板部２から延びた第１のリード片３と、該基板部
２とは絶縁され、且つ第１のリード片３を挾んで平行に
延びる第２、第３のリード片４及び５とを有し、該第２
、第３のリード片４．５はチップ１の電極と細線６でボ
ンディングされ、さらにチップ１及び基板部２と各リー
ド片３〜５の一部を含んで樹脂７にてモールドされてい
る。なお各リード片３〜５は基板部２よりも厚さが薄く
且つ基板部２とは異平面にある。
レームを用いた半導体装置を示す図である。これは（ａ
）図に示すように半導体チップ１を搭載した基板部２と
、該基板部２から延びた第１のリード片３と、該基板部
２とは絶縁され、且つ第１のリード片３を挾んで平行に
延びる第２、第３のリード片４及び５とを有し、該第２
、第３のリード片４．５はチップ１の電極と細線６でボ
ンディングされ、さらにチップ１及び基板部２と各リー
ド片３〜５の一部を含んで樹脂７にてモールドされてい
る。なお各リード片３〜５は基板部２よりも厚さが薄く
且つ基板部２とは異平面にある。
この基板部２とリード片３〜５は肉厚部と肉薄部を有す
る異形材から同図（ｂ）に示すようなリードフレーム８
として形成され、チップ搭載、細線接続、樹脂モールド
後、タイバー９及び１０は切断除去されるようになって
いる。
る異形材から同図（ｂ）に示すようなリードフレーム８
として形成され、チップ搭載、細線接続、樹脂モールド
後、タイバー９及び１０は切断除去されるようになって
いる。
上記リードフレーム８は製造後、半導体装置組立工場に
輸送されるが、その際は第４図に示すように、その複数
個が肉厚部同士、肉薄部同士がそれぞれ重なり合う様に
して梱包されるのが普通である。
輸送されるが、その際は第４図に示すように、その複数
個が肉厚部同士、肉薄部同士がそれぞれ重なり合う様に
して梱包されるのが普通である。
ところがこの状態で輸送されるとその振動で肉厚の基板
部２の側面に肉薄の第２、第３のリード片の細線接続部
４ａ、５ａの端面が当り、第５図（ａ）に示すような抜
き加工時のパリの一部剥離によるヒゲ１１の発生や（ｂ
）図に示すようなつぶれによる突出部１２が発生する。
部２の側面に肉薄の第２、第３のリード片の細線接続部
４ａ、５ａの端面が当り、第５図（ａ）に示すような抜
き加工時のパリの一部剥離によるヒゲ１１の発生や（ｂ
）図に示すようなつぶれによる突出部１２が発生する。
このヒゲ１１は後工程で脱落して電気的ショートの原因
となる。また突出部１２は（Ｃ）図に示すようにチップ
の電極より配線する細線６が横断するため、細線６への
キズ、変形、切断等の原因となる等の問題が生ずる。
となる。また突出部１２は（Ｃ）図に示すようにチップ
の電極より配線する細線６が横断するため、細線６への
キズ、変形、切断等の原因となる等の問題が生ずる。
本発明は上記従来の問題点に鑑み、輸送中に不具合の生
じないリードフレームを用いた半導体装置を提供するこ
とを目的とする。
じないリードフレームを用いた半導体装置を提供するこ
とを目的とする。
上記目的を達成するために、本発明の半導体装置では、
チップを搭載し、放熱板を兼ねる基板部２と、該基板部
２に接続し曲げ加工により段差を設けて該基板部２とは
異平面に延びる第１のリード片３と、該第１のリード片
３と平行に延びる第２のリード片４及び第３のリード片
５とを有し、該第２のリード片４及び第３のリード片５
の前記基板部２に対向する先端部にはチップ電極と細線
により接続する細線接続部４ａ、５ａを持ち、該細線接
続部４ａ、５ａの端部は、前記基板部２より投影的に見
て第１のリード片３の曲げ開始部より遠くに位置してい
ることを特徴とする。
チップを搭載し、放熱板を兼ねる基板部２と、該基板部
２に接続し曲げ加工により段差を設けて該基板部２とは
異平面に延びる第１のリード片３と、該第１のリード片
３と平行に延びる第２のリード片４及び第３のリード片
５とを有し、該第２のリード片４及び第３のリード片５
の前記基板部２に対向する先端部にはチップ電極と細線
により接続する細線接続部４ａ、５ａを持ち、該細線接
続部４ａ、５ａの端部は、前記基板部２より投影的に見
て第１のリード片３の曲げ開始部より遠くに位置してい
ることを特徴とする。
本発明の半導体装置に用いたリードフレームは、第２、
第３のリード片４．５の細線接続部４ａ５ａの端部が基
板部２より投影的に見て第１のリード片３の曲げ開始部
より遠くに位置しているため、リードフレームを重ねた
場合でも、第２図に示すように基板部２と第１のリード
片３の曲げ開始部が先に当接するため、第２、第３のリ
ード片４．５の細線接続部４ａ、５ａの端部は基板部２
に当らない。従ってパリの剥離や突出部の発生はない。
第３のリード片４．５の細線接続部４ａ５ａの端部が基
板部２より投影的に見て第１のリード片３の曲げ開始部
より遠くに位置しているため、リードフレームを重ねた
場合でも、第２図に示すように基板部２と第１のリード
片３の曲げ開始部が先に当接するため、第２、第３のリ
ード片４．５の細線接続部４ａ、５ａの端部は基板部２
に当らない。従ってパリの剥離や突出部の発生はない。
第１図は本発明の実施例を示す図であり、（ａ）は全体
斜視図、（ｂ）はリードフレームの上面図、（Ｃ）はｂ
図のＣ−Ｃ線における断面図である。
斜視図、（ｂ）はリードフレームの上面図、（Ｃ）はｂ
図のＣ−Ｃ線における断面図である。
本実施例は、（ａ）図に示すように、チップ１を搭載し
た基板部２と、該基板部２から延びた第１のリード片３
と、基板部２とは絶縁され且つ第１のリード片３と平行
に延びる第２、第３のＩＪ −ド片４．５とを有し、該
第２、第３のリード片４゜５がチップ１の電極と細線６
でボンディングされ、さらにチップ１及び基板部２と各
リード片３〜５の一部を含んで（樹脂７にてモールドさ
れていることは第３図で説明した従来例と同様であり、
本実施例の要点はそのリードフレーム８を改良したこと
である。即ち本実施例のリードフレーム８は第１図（ｂ
）、 （ｃ）に示すように基板部２から段差を設けて
異平面に延びる第１のリード片３の折り曲げ開始部３ａ
に対して第′２、第３のリード片４゜５の細線接続部４
ａ・５ａの端部を基板部より投影的（ｂ図において紙面
上方より）に見て遠くに位置するようにしたことである
。即ち第１のリード片３の折り曲げ開始部３ａと細線接
続部４ａ５ａの先端部との間に間隔Ｇを設けたことであ
る。
た基板部２と、該基板部２から延びた第１のリード片３
と、基板部２とは絶縁され且つ第１のリード片３と平行
に延びる第２、第３のＩＪ −ド片４．５とを有し、該
第２、第３のリード片４゜５がチップ１の電極と細線６
でボンディングされ、さらにチップ１及び基板部２と各
リード片３〜５の一部を含んで（樹脂７にてモールドさ
れていることは第３図で説明した従来例と同様であり、
本実施例の要点はそのリードフレーム８を改良したこと
である。即ち本実施例のリードフレーム８は第１図（ｂ
）、 （ｃ）に示すように基板部２から段差を設けて
異平面に延びる第１のリード片３の折り曲げ開始部３ａ
に対して第′２、第３のリード片４゜５の細線接続部４
ａ・５ａの端部を基板部より投影的（ｂ図において紙面
上方より）に見て遠くに位置するようにしたことである
。即ち第１のリード片３の折り曲げ開始部３ａと細線接
続部４ａ５ａの先端部との間に間隔Ｇを設けたことであ
る。
このように構成されたリードフレームを第２図の如く重
ねた場合、リードフレーム同士の当り部は基板部２の底
部と第１のリード片３の折り曲げ開始部３ａとなり、第
２、第３のリード片４・５の細線接続部４ａ、５ａの端
部は第１のリード片３の折り曲げ開始部３ａよりＧだけ
離れているため基板部２に接触することはない。また基
板部２の底部のエツジ部にはプレス加工時にＲがつくた
め第１のリード片３と接触しても変形、キズ等の発生は
ない。
ねた場合、リードフレーム同士の当り部は基板部２の底
部と第１のリード片３の折り曲げ開始部３ａとなり、第
２、第３のリード片４・５の細線接続部４ａ、５ａの端
部は第１のリード片３の折り曲げ開始部３ａよりＧだけ
離れているため基板部２に接触することはない。また基
板部２の底部のエツジ部にはプレス加工時にＲがつくた
め第１のリード片３と接触しても変形、キズ等の発生は
ない。
以上説明した様に本発明によれば、リードフレームが、
その輸送時に重ねて梱包され輸送されても変形、キズ等
の発生がないため、半導体装置に組立てられた場合、細
線の接続が容易かつ安定する。またパリ等が剥離落下す
ることもないのでモールド樹脂中に金属片が混入するこ
とがない。従ってショート等の不具合も発生せず信頼性
は向上する。
その輸送時に重ねて梱包され輸送されても変形、キズ等
の発生がないため、半導体装置に組立てられた場合、細
線の接続が容易かつ安定する。またパリ等が剥離落下す
ることもないのでモールド樹脂中に金属片が混入するこ
とがない。従ってショート等の不具合も発生せず信頼性
は向上する。
第１図は本発明の実施例を示す図、
第２図は本発明の実施例の作用を説明するための図、
第３図は従来の半導体装置を示す図、
第４図はリードフレームの輸送方法を説明するための図
、 第５図は発明が解決しようとする課題を説明するための
図である。 図において、 １はチップ、 ２は基板部、 ３は第１のリード片、 ４は第２のリード片、 ５は第３のリード片、 ６はワイヤ、 ７は樹脂、 ８はリードフレーム を示す。 （Ｑ） 斜視図
、 第５図は発明が解決しようとする課題を説明するための
図である。 図において、 １はチップ、 ２は基板部、 ３は第１のリード片、 ４は第２のリード片、 ５は第３のリード片、 ６はワイヤ、 ７は樹脂、 ８はリードフレーム を示す。 （Ｑ） 斜視図
Claims (1)
- １、チップを搭載し、放熱板を兼ねる基板部（２）と、
該基板部（２）に接続し曲げ加工により段差を設けて該
基板部（２）とは異平面に延びる第１のリード片（３）
と、該第１のリード片（３）と平行に延びる第２のリー
ド片（４）及び第３のリード片（５）とを有し、該第２
のリード片（４）及び第３のリード片（５）の前記基板
部（２）に対向する先端部にはチップ電極と細線により
接続する細線接続部（４ａ、５ａ）を持ち、該細線接続
部（４ａ、５ａ）の端部は、前記基板部（２）より投影
的に見て第１のリード片（３）の曲げ開始部より遠くに
位置していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27185989A JPH03135054A (ja) | 1989-10-20 | 1989-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27185989A JPH03135054A (ja) | 1989-10-20 | 1989-10-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03135054A true JPH03135054A (ja) | 1991-06-10 |
Family
ID=17505884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27185989A Pending JPH03135054A (ja) | 1989-10-20 | 1989-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03135054A (ja) |
-
1989
- 1989-10-20 JP JP27185989A patent/JPH03135054A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920001689A (ko) | 반도체장치 및 그 제조방법 | |
| JPH05226564A (ja) | 半導体装置 | |
| JP2005142554A (ja) | リードフレーム及びこれを適用した半導体パッケージの製造方法 | |
| JPH05218283A (ja) | 半導体装置 | |
| JP2911265B2 (ja) | 表面実装型半導体装置 | |
| JP2685582B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
| JPH03135054A (ja) | 半導体装置 | |
| JP2897479B2 (ja) | リードフレーム | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPS6231497B2 (ja) | ||
| JPH09129798A (ja) | 電子部品およびその製法 | |
| JPH05144988A (ja) | 半導体装置の製造方法並びに半導体製造装置及びリードフレーム | |
| KR100621990B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JPS6070752A (ja) | 半導体装置の製造方法 | |
| JP2007081232A (ja) | 半導体装置の製造方法 | |
| JPH0750380A (ja) | 半導体装置 | |
| JPH02202042A (ja) | 樹脂封止型半導体装置 | |
| JP2001339029A (ja) | 多層リードフレーム及びこれを用いた半導体装置 | |
| TW498525B (en) | Lead frame structure and the integrated circuit using the lead frame and the manufacturing method thereof | |
| JPH10258445A (ja) | 半導体装置の樹脂封止用金型 | |
| JPH0547975A (ja) | リードフレームおよび表面実装型半導体装置 | |
| JP2507271Y2 (ja) | 半導体装置 | |
| JPH0637240A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| JPH05259357A (ja) | フラットパッケージ半導体装置用リードフレーム |