JPH03126088A - 自動演奏装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、複数の音源を使用する自動演奏装置に関し
、特に複数音源間での同期発音を制御する技術に関する
ものである。

［発明の概要］ この発明は、発音指令に即応して発音開始する第１の音
源と発音指令から遅れて発音開始する第２の音源とをそ
なえた自動演奏装置において、第２の音源に対する発音
指令よりも第１の音源に対する発音指令を遅らせること
により両音源間で同期のとれた楽音発生を可能としたも
のである。

［従来の技術］ 従来、メモリ等から読出したキー情報に基づいてパイプ
オルガン、ピアノ等の機械的音源を駆動するようにした
自動演奏装置が知られている。

また、メモリ等から読出したキー情報に基づいて波形読
出方式、波形合成方式等の電子的音源を駆動するように
した自動演奏装置も知られている。

［発明が解決しようとする課題］ 上記した２種類の音源のうち、電子的音源は、発音指令
に即応して楽音発生を開始するものであるが、機械的音
源は、例えばピアノの場合、発音指令に応じてハンマー
を駆動する等の動作が入るため、発音指令から遅れて発
音開始するのを免れない。

そこで、上記２種類の音源を併用して自動演奏を行なわ
せると、同一の発音指令に対して電子的音源よりも機械
的音源の発音開始が遅れ、良好な合奏効果が得られない
という問題点がある。

この発明の目的は、異種音源間で同期のとれた楽音発生
を可能にすることにある。

［課題を解決するための手段］ この発明による第１の自動演奏装置は、（ａ）各々発音
指令に応答して発音開始する第１及び第２の音源であっ
て、該第２の音源の方が該第１の音源よりも発音指令の
受取りから発音開始までの時間が長くなっているものと
、 （ｂ）キー情報を順次に且つ自動的に発生する情報発生
手段と、 （ｃ）この情報発生手段からキー情報が発生されるたび
に該キー情報と同一内容の第１及び第２のキー情報を該
第２のキー情報より該第１のキー情報が遅れるようにし
て送出する情報遅延手段と、 （ｄ）前記第１のキー情報を前記第１の音源に発音指令
として供給すると共に前記第２のキー情報を前記第２の
音源に発音指令として供給する情報供給手段と をそなえたものである。

また、この発明による第２の自動演奏装置は、（ａ）各
々発音指令に応答して発音開始する第１及び第２の音源
であって、発音指令の受取りから発音開始までの時間を
異にするものと、（ｂ）キー情報を順次に且つ自動的に
発生する情報発生手段と、 （ｃ）この情報発生手段からキー情報が発生されるたび
に該キー情報と同一内容の第１及び第２のキー情報を該
第２のキー情報より該第１のキー情報が遅れるようにし
て送出する情報遅延手段と、 （ｄ）第１又は第２のモードを任意に指定するモード指
定手段と、 （ｅ）このモード指定手段で第１のモードが指定された
状態では前記第１及び第２のキー情報を前記第１及び第
２の音源にそれぞれ発音指令として供給すると共に、前
記モード指定手段で第２のモードが指定された状態では
前記第１及び第２のキー情報を前記第２及び第１の音源
にそれぞれ発音指令として供給する情報供給手段と をそなえたものである。

［作　用］ 上記した第１の自動演奏装置によれば、第２のキー情報
に対する第１のキー情報の送出遅れを第１の音源（例え
ば電子的音源）に対する第２の音源（例えば機械的音源
）の発音開始遅れに対応して定めておくことにより第１
及び第２の音源間で楽音発生を同期させることができる
。

また、上記した第２の自動演奏装置によれば、第１及び
第２の音源として例えば電子的音源及び機械的音源をそ
れぞれ用いた場合には第１のモードを指定し、第１及び
第２の音源として例えば機械的音源及び電子的音源をそ
れぞれ用いた場合には第２のモードを指定することによ
りいずれの場合にも第１の自動演奏装置に関して上述し
たと同様にして第１及び第２の音源間で発音発生を同期
させることができる。すなわち、上記した２つの場合に
対処するには情報遅延手段を２つ設けることも考えられ
るが、この発明では１つの情報遅延手段を用い、モード
を切換えるようにしたので、構成が簡単となる利点があ
る。

［実施例］ 第１図は、この発明の一実施例による自動演奏装置の構
成を示すもので、この自動演奏装置は、演奏データのメ
モリ書込み、キーデータの遅延、複数音源での自動演奏
等がマイクロコンピュータによフて制御されるようにな
っている。

自動演　装置の構成　第１図 第１図の自動演奏装置１０において、データバス１１に
は、中央処理装置（ｃＰＵ）１２、プログラムメモリ１
４、レジスタ群１６、演奏メモリ１８．テンポクロツタ
発生器２０、外部入出力回路２２、スイッチパネル２４
、トーンジェネレータ（ＴＧ）２６等が接続されている
。

ＣＰ　Ｕ　１２は、メモリ１４にストアされたプログラ
ムに従って各種処理を実行するもので、これらの処理に
ついては第７図乃至第１１図を参照して後述する。

レジスタ群１６は、ＣＰ　Ｕ１２による各種処理に際し
て使用される多数のレジスタを含むもので、この発明の
実施に関係するレジスタについては後述する。

演奏メモリ１８は、自動演奏用の演奏データ（キーデー
タ及びタイミングデータ）を記憶するもので、そのデー
タフォーマットについては第４図を参照して後述する。

テンポクロツタ発生器２０は、与えられたテンポに従っ
てテンポクロツタ信号ＴＣＬを発生するもので、この信
号ＴＣＬはＣＰ　Ｕ　１２に割込み命令として供給され
、第９図のルーチンを開始させるために使用される。

外部入出力回路２２は、例えばキーボードあるいはＭ　
Ｉ　Ｄ　Ｉ　（Ｍｕｓｉｃａｌ　Ｉｎｓｔｒｕｍｅｎｔ
　ＤｉｇｉｔａｌＩｎｔｅｒｆａｃｅ）等の通信回線か
らキーデータを入力すると共に、例えば電気的に駆動可
能なピアノ等の外部音源にキーデータを出力するもので
ある。

スイッチパネル２４は、各種の制御スイッチ及び表示器
が設けられたもので、この発明の実施に関係するスイッ
チ及び表示器を列挙すると次の通りである。

（１）書込み／プレイ（ＲＥＣ／ＰＬＹ）スイッチＳ１
・・・このスイッチは、書込みモード又はプレイモード
を指定するためのものである。書込みモードは、メモリ
１８に演奏データを書込むモードであり、プレイモード
は、メモリ１８から演奏データを読出して自動演奏を遂
行するモードである。

（２）スタート／ストップ（ＳＴ／ＳＰ）スイッチＳ２
・・・このスイッチは、書込みモード又はプレイモード
に関して動作の開始又は停止を指令するためのものであ
る。

（３）入力イネーブル（ＩＮＥＮ）スイッチＳ３・・・
これは、外部入出力回路２２を介してのキーデータ入力
を可能にするためのものである。

（４）出力イネーブル（ＯＵＴＥＮ）スイッチＳ４・・
・このスイッチは、外部入出力回路２２を介してのキー
データ出力を可能にするためのものである。

（５）発音イネーブル（ＳＮＤＥＮ）スイッチＳ５・・
・このスイッチは、内部音源としてのＴＧ２８へのキー
データ送出を可能にするためのものである。

（６）デイレイモード選択スイッチ５６〜Ｓ８・・・こ
れらのスイッチのうち、Ｓ６はコモン（ｃＭＮ）モード
選択スイッチ、Ｓ７はマイナス（−）モード選択スイッ
チ、Ｓ８はプラス（＋）モード選択スイッチである。デ
イレイモードとしては、コモン、マイナス、プラスの３
つモードがあり、いずれのモードにおいてもＯ〜５００
の範囲で２　［ｍｓ］単位で任意の遅延量を設定可能で
ある。コモンモードは外部音源へのキーデータと内部音
源（ＴＧ２６）へのキーデータとに共通に等量の遅延を
かけるモードであり、マイナスモードは外部音源へのキ
ーデータより内部音源へのキーデータを遅らせるモード
であり、プラスモードは内部音源へのキーデータより外
部音源へのキーデータを遅らせるモードである。

（７）ピアノモード選択スイッチＳ９・・・これは、外
部音源として電気駆動可能なピアノを用いたような場合
に主として用いられるものであって、このスイッチによ
りピアノモードを選択すると、外部音源へのキーデータ
に対して内部音源へのキーデータが一定量（この実施例
では２０［ａ＋ｓ］）だけ遅延される。すなわち、ピア
ノモードは、スイッチＳ７で選択されるマイナスモード
において遅延量を２０　［ｍｓ］に設定した場合と等価
であり、マイナスモードの一態様と見ることができる。

（８）遅延量表示器ＤＳＰ・・・これは、設定遅延量を
表示するもので、マイナスモード又はピアノモードの選
択時にはマイナスの符号が表示され、コモンモード又は
プラスモードの選択時にはプラスの符号が表示される。

なお、電源オン時には、遅延量として「０」が表示され
る。

（ｇ）ダウン（ＤＷＮ）及びアップ（ＵＰ）スイッチＳ
ＩＯ及びＳｌｌ・・・これらのスイッチは、表示器ＤＳ
Ｐに示された遅延量を増減設定するためのもので、アッ
プスイッチＳＩＯを押すたびに表示値は２　［ｍｓ］　
！＃位で増加し、ダウンスイッチＳｌｌを押すたびに表
示値は２　［ｍｓコ単位で減少する。

ＴＧ２６は、外部入出力回路２２を介して入力されるキ
ーデータ又はメモリ１８から読出されるキーデータに応
じて楽音信号を形成・送出する内部音源であり、例えば
電子的音源が用いられる。ＴＧ２６からの楽音信号は、
出力アンプ、スピーカ等を含むサウンドスシテム２８に
供給され、音響に変換される。

タイマー回路３０は、−例として２　［ｍｓ］の周期で
タイミング信号ＴＭＣを発生するもので、この信号ＴＭ
ＣはＣＰＵ１２に割込み命令として供給され、第１１図
のルーチンを開始させるために使用される。

勅　の概　（第２図及び第３図） 第２図は、上記した自動演奏装置ｌＯの概念図であり、
これを参照して動作の概要を説明する。

外部入力としてのキーデータは、スイッチＳ３により入
力可能（ＩＮＥＮ）としておくと、ゲートＧｌを介して
オア回路ＯＲに供給される。また、人力キーデータは、
スイッチＳ１により書込みモード（ＲＥＣ）を選択して
おくと、ゲートＧ２を介してメモリ１８に書込まれる。

メモリ１８に記憶されたキーデータは、スイッチＳ１に
よりプレイモード（ＦＬＹ）を選択しておくと、ゲート
ａｓを介して読出され、オア回路ＯＲに供給される。

オア回路ＯＲから送出されるキーデータ（Ｇ＋からの入
力キーデータ又はＧ、からの読出キーデータ）は、内部
用の遅延手段Ｄｔ、ｙｅｓ及び外部用の遅延手段ＤＬＹ
ＯＬＩＴに供給される。この実施例では、１つの遅延手
段が設けられるだけであるが、ここでは説明の便宜上Ｄ
ＬＹＩＮ及びＤＬＹｏｕｔの２つの遅延手段を示してあ
り、ＴＩ及びＴｏは各々の遅延手段の設定遅延量を示す
。

遅延手段ＤＬＹｒｓからのキーデータは、スイッチＳ５
により発音可能（ＳＮＤＥＮ）としておくと、ゲートＧ
４を介して内部音源としてのＴＧ２６に供給され、これ
に応じてＴＧ２６が楽音信号を発生する。また、遅延手
段ＤＬＹｏｕ丁からのキーデータは、スイッチＳ４によ
り出力可能（ＯＵＴＥＮ）としておくと、ゲートＧｓを
介して外部音源３２に供給され、これに応じて外部音源
３２が楽音信号を発生する。

第３図は、デイレイモード毎の音源駆動動作を示すもの
であり、同図において、ＤＬＹＭＤはデイレイモードレ
ジスタを、Ｄ　ＬＹＴＭはデイレイタイムレジスタを表
わす。

コモン（ｃＭＮ）モードにおいては、Ｄ　ＬＹＭＤの値
が０であり、ＤＬＹＴＭの値がＯであると、内部音源及
び外部音源のいずれも遅延なく即駆動される。これは、
第２図の回路において、Ｔ　Ｉ　＝ＴＯ＝０とした場合
に対応する。また、ＤＬＹＴＭの値がＯ以外であると、
内部音源及び外部音源がその値に対応する遅延にて駆動
される。これは、第２図の回路において、ＴＩ＝Ｔｏ≠
０とした場合に対応する。

マイナスモードにおいては、ＤＬＹＭＤの値が１であり
、Ｄ　ＬＹＴＭの値が０であると、上記したＴ　Ｉ　＝
ＴＯ＝Ｏの場合と同様に内部音源及び外部音源が即駆動
される。また、ＤＬＹＴＭの値が０以外であると、内部
音源はその値に対応する遅延にて駆動され、外部音源は
遅延なしで即駆動される。これは、第２図の回路におい
て、ＴＩ≠０、ＴＯ＝Ｏとした場合に対応する。このよ
うな遅延動作は、内部音源として即応谷型の電子的音源
を用い且つ外部音源として遅延応答型の機械的音源を用
いた場合等に楽音発生を同期させるために好都合なもの
である。

プラスモードにおいては、ＤＬＹＭＤの値が２であり、
Ｄ　ＬＹＴＭが０であると、上記したＴ　Ｉ　＝ＴＯ＝
Ｏの場合と同様に内部音源及び外部音源が即駆動される
。また、Ｄ　ＬＹＴＭの値がＯ以外であると、内部音源
は遅延なしに即駆動され、外部音源はＤＬＹＴＭの値に
対応した遅延にて駆動される。これは、第２図の回路に
おいて、ＴＩ＝Ｏ，Ｔｏ≠０とした場合に対応する。こ
のような遅延動作は、内部音源として遅延応答型の機械
的音源を用い且つ外部音源として即応谷型の電子的音源
を用いた場合等に楽音発生を同期させるために好都合な
ものである。

この実施例では、第２図に示したように２つの遅延手段
を設けて各々の遅延量を制御するのではなく、１つの遅
延手段を設けてモード切換えを行なうことにより第３図
に示したようないくつかの動作を可能にしている。

演奏データフォーマット（第４図） 第４図は、メモリ１８における演奏データフォーマット
を示すものである。

メモリ１８内には、アドレス進行に従って２バイトの演
奏データが順次に記憶され、最後に１バイトのエンドコ
ードデータＥＮＤが記憶される。各演奏データは第１バ
イトのキーデータと第２バイトのタイミングデータとか
らなっており、各キーデータはＭＳＢ（ｊ％上位ビット
）が１又はＯでそれぞれキーオンイベント又はキーオフ
イベントを表わし、下位７ビツトが発音又は消音すべき
楽音の音高に対応したキーコードを表わす。また、各タ
イミングデータは、１小節内でＯ〜３１のいずれかのタ
イミング値を表わす。メモリ１８のアドレスは、アドレ
スポインタＡＤＰによって示される。

レジスタ群１６ レジスタ詳１６内のレジスタのうち、この発明の実施に
関係するものを列挙すると次の通りである。

＋１１　アドレスポインタＡＤＰ・・・これは、メモリ
１８のアドレスナンバがセットされるものである。

（２）　キーデータ用リングバッファＤＬＹＫＤ・・・
これは、第５図に示すようにＯ〜２５５のアドレスを有
するレジスタで、各アドレス毎にキーデータをストア可
能である。

（３）遅延計測用リングバッファＤＬＹＣＮＴ・・・こ
れは、第５図に示すようにＤＬＹＫＤのアドレスに対応
して０〜２５５のアドレスを有するレジスタで、各アド
レス毎にタイマー回路３０からのタイミング信号ＴＭＣ
を計数可能である。

（４）リングバッファ入力ポインタＰＩＮ・・・これは
、第５図に示すようにＤＬＹＫＤ及びＤ　ＬＹＣＮＴに
共通の入力アドレスを指示するもので、２５６になるタ
イミングで０にリセットされる。

（５）リングバッファ出力ポインタＰＯｔＪＴ・・・こ
れは、第５図に示すようにＤＬＹＫＤ及びＤＬＹＣＮＴ
に共通の出力アドレスを指示するもので、２５６になる
タイミングで０にリセットされる。

（６）デイレイモードレジスタＤＬＹＭＤ・・・これは
、スイッチＳ６、Ｓ７又はＳ８の操作に応じてそれぞれ
０（コモンモード）、１　　（マイナスモ−ド）又は２
（プラスモード）がセットされるものである。

（７）デイレイタイムレジスタＤＬＹＴＭ・・・これは
、０〜２５０のいずれかの値がセットされるもので、ス
イッチＳｌＯ又はＳｌｌの操作によりｌずつ値が変更制
御され、スイッチＳＩＯ及びＳｌｌを同時に押したとき
はＯにリセットされる。表示器ＤＳＰに表示されるのは
、ＤＬＹＴＭの値を２倍した値である。

（８）ランフラグＲＵＮ・・・これは１ビツトのレジス
タであり、ｌならば書込モードでの書込動作又はプレイ
モードでの演奏動作が進行中であることを表わし、Ｏな
らばこれらのいずれの動作も停止中であることを表わす
。

（９）書込み／プレイフラグＲＥＣ・・・これは１ビツ
トのレジスタであり、ｌならば書込みモードを表わし、
０ならばプレイモードを表わす。

（１０）外部入力フラグＩＮ・・・これは１ビツトのレ
ジスタであり、ｌならば外部入力の許可を表わし、０な
らば外部入力の禁止を表わす。

（１１）外部出力フラグＯＵＴ・・・これは１ビツトの
レジスタであり、１ならば外部出力の許可を表わし、０
ならば外部出力の禁止を表わす。

（１２）発音フラグＳＮＤ・・・これは１ビツトのレジ
スタであり、１ならば内部音源の発音許可を表わし、０
ならば内部音源の発音禁止を表わす。

（１３）キーデータレジスタＫＤ・・・これはキーデー
タをストアする８ビツトのレジスタである。

（１４）テンポクロックカウンタＣＬＫ・・・これは、
テンポクロツタ発生器２０からのテンポクロツタ信号Ｔ
ＣＬを計数するためのもので、１小節内で０〜３１のカ
ウント値をとり、３２になるタイミングで０にリセット
される。

（１５）変数レジスタｉ・・・これは、任意の変数をセ
ット可能なもので、この実施例ではＰＯＵＴのアドレス
ナンバがセットされる。

キーデータの遅　制御動作（第６図） 第６図は、キーデータの遅延制御動作の一例を説明する
ためのもので、タイミング信号ＴＭＣに基づくタイマー
割込み及びキーデータＫＤＩＫＤ、・・・の入力に伴う
リングバッファＤＬＹＫＤ及びＤＬＹＣＮＴの内容変化
を示している。

初期状態では、ＤＬＹＫＤ及びＤＬＹＣＮＴがすべて空
であり、ＰＩＮ及びＰＯＵＴはいずれもナンバＯのアド
レスを示しているものとする。

１回目のタイマー割込みでは、ＤＬＹＫＤ及びＤＬＹＣ
ＮＴのいずれも内容に変化がない。

この後、キーデータＫＤＩが入力されると、ＤＬＹＫＤ
においてＰＩＮの示すアドレスにＫＤ、をセットすると
共にＤＬＹＣＮＴにおいて該アドレスと同一ナンバのア
ドレスにＯをセットする。そして、ＰＩＮのアドレス値
を１アツプする。

次に、２回目のタイマー割込みでは、ＤＬＹＣＮＴにお
いてＰＩＮ−１とＰＯＵＴとの間のアドレス（この場合
はナンバ０のアドレス）のカウント値を１アツプする。

この後、キーデータＫ　Ｄ　２及びＫ　Ｄ　ｓが人力さ
れると、ＤＬＹＫＤにはＫＤ２を且つＤＬＹＣＮＴには
０をそれぞれセットしてＰＩＮの値を１アツプし、さら
にＤＬＹＫＤにはＫ　Ｄ　ｓを且つＤ　ＬＹＣＮＴには
ＯをそれぞれセットしてＰＩＮの値を１アツプする。そ
して、３回目のタイマー割込みでは、ＤＬＹＣＮＴにお
いてＰＩＮ−１とＰＯＵＴとの間のアドレス（この場合
はナンバ０〜２のアドレス）のカウント値を１ずつアッ
プする。

この後は、同様にしてタイマー割込みのたびにＤＬＹＣ
ＮＴにてＰＩＮ−１とＰＯＵＴとの間のすべてのアドレ
スのカウント値を１アツプすると共に、キーデータ入力
のたびにＰＩＮの示すアドレスにＤＬＹＫＤではキーデ
ータを且つＤＬＹＣＮＴではＯをそれぞれセットし、Ｐ
ＩＨの値を１アツプする。

予めＤＬＹＴＭに４がセットされていたものとすると、
５回目のタイマー割込みでＰＯＵＴの示すアドレスのカ
ウント値が４となり、この値がＤＬＹＴＭの値と一致す
るので、キーデータＫＤＩを出力する。そして、ＰＯＵ
Ｔの値を１アツプする。この場合、キーデータＫＤＩの
出力先は、デイレイモードとしてコモン、マイナス、プ
ラス又はピアノのいずれが遭択されているかによって異
なる。すなわち、キーデータＫ　Ｄ　ｌは、コモンモー
ドなうば内部音源及び外部音源に出力され、マイナスモ
ード又はピアノモードならば内部音源に出力され、プラ
スモードならば外部音源に出力される。

６回目のタイマー割込み以降の動作は、上記の動作から
容易に類推できるので、説明を省略する。

メインルーチン（第７図） 第７図は、メインルーチンの処理の流れを示すもので、
このルーチンは電源オンに応じてスタートする。

まず、ステップ４０では初期設定処理を行なう。

例えばＲＵＮ、ＣＬＫ、ＰＩＮ、ＰＯＵＴ。

ＲＥＣ％ＤＬＹＭＤ、ＤＬＹＴＭ等にはいずれも０をセ
ットする。そして、ステップ４２に穆る。

ステップ４２では、スイッチＳ２にオンイベントありか
判定し、あり（Ｙ）ならばステップ４４に穆り、１から
ＲＵＮの値を差引いたものをＲＵＮにセット（すなわち
ＲＵＮの値を１ならば０に、０ならば１に反転）する。

そして、ステップ４６に穆り、ＲＵＮの値が１か（スタ
ートか）判定する。

ステップ４６の判定結果が肯定的（Ｙ）であったときは
、ステップ４８でＡＤＰにＯをセットしてから、ステッ
プ５０でＣＬＫにＯをセットする。これは、書込みモー
ド又はプレイモードの動作を開始する際の初期設定処理
である。また、ステップ４６の判定結果が否定的（Ｎ）
であったときは、ステップ５２に移り、ＲＥＣの値が１
か（書込みモードか）判定する。

ステップ５２の判定結果が肯定的（Ｙ）であったときは
、書込みモードをストップしたことになり、ステップ５
４で演奏メモリ１８にエンドコードデータＥＮＤを書込
む。また、ステップ５２の判定結果が否定的（Ｎ）であ
ったときは、プレイモードをストップしたことになる。

ステップ４２又は５２の判定結果が否定的（Ｎ）であっ
たとき、あるいはステップ５０又は５４の処理が終った
とぎは、ステップ５６に移り、スイッチＳ５にオンイベ
ントありか判定する。この判定結果が肯定的（Ｙ）であ
ればステップ５８でＳＮＤの値を反転する。

ステップ５６の判定結果が否定的（Ｎ）であったとき又
はステップ５８の処理が終ったときは、ステップ６０に
移り、スイッチＳ３にオンイベントありか判定する。こ
の判定結果が肯定的（Ｙ）であればステップ６２でＩＮ
の値を反転する。

ステップ６０の判定結果が否定的（Ｎ）であったとき又
はステップ６２の処理が終ったときは、ステップ６４に
穆り、スイッチＳ４にオンイベントありか判定する。こ
の判定結果が肯定的（Ｙ）であればステップ６６でＯＵ
Ｔの値を反転する。

ステップ６４の判定結果が否定的（Ｎ）であったとき又
はステップ６６の処理が終ったときは、ステップ６８に
移り％ＲＵＮの値が１か判定する。この判定結果が否定
的（Ｎ）であればステップ７０でスイッチＳ１にオンイ
ベントありか判定し、あり（Ｙ）ならばステップ７２で
ＲＥＣの値を反転する。すなわち、書込みモードでの書
込動作又はプレイモードでの演奏動作が進行中でないと
きのみ書込みモードからプレイモードへの変更又はその
逆の変更が可能である。

ステップ６８の判定結果が肯定的（Ｙ）であったとき、
ステップ７０の判定結果が否定的（Ｎ）であったとき又
はステップ７２の処理が終ったときは、ステップ７４に
移る。

ステップ７４では、ＰＩＮＯ値とＰＯＵＴの値とが等し
いか（リングバッファ内に遅延すべきデータなしか）判
定する。この判定結果が肯定的（Ｙ）であればステップ
７６に移り、スイッチ８６〜Ｓ８のいずれかにオンイベ
ントありか判定する。

ステップ７６の判定結果が肯定的（Ｙ）であればステッ
プ７８に移り、押されたスイッチに対応する値（Ｓ６オ
ンならばＯ，３７オンならば１，３８オンならば２）を
ＤＬＹＭＤにセットする。そして、ステップ８０に移り
、ＤＬＹＭＤの値が１が（マイナスモードか）判定し、
■である（Ｙ）ならばステップ８２で表示器ＤＳＰに符
号「−」を表示し、■でない（Ｎ）ならばステップ８４
で符号「＋」を表示器ＤＳＰに表示する。

ステップ７６の判定結果が否定的（Ｎ）であったとき、
あるいはステップ８２又は８４の処理が終ったときは、
ステップ８６に移り、スイッチＳ９にオンイベントあり
か判定する。この判定結果が肯定的（Ｙ）であれば、ピ
アノモードが選択されたことになり、ステップ８８でＤ
ＬＹＭＤに１を且つＤＬＹＴＭにｌＯをそれぞれセット
してからステップ９０でＤＬＹＴＭの値を２倍した値（
すなわち２０）と符号「−」とを表示器ＤＳＰに表示す
る。

上記ステップ７６〜９０の処理によれば、デイレイモー
ドの変更はリングバッファ内に遅延すべきデータがない
ときのみ可能である。

ステップ７４又は８６の判定結果が否定的（Ｎ）であっ
たとき又はステップ９０の処理が終ったときは、ステッ
プ９２に移り、スイッチＳＩＯ又はＳｌｌにオンイベン
トありか判定する。この判定結果が肯定的（Ｙ）であれ
ばステップ９４に移り、スイッチｓｉｏ及びＳｌｌが同
時押しか判定する。

ステップ９４の判定結果が否定的（Ｎ）であったときは
、ステップ９６に穆り、押されたスイッチに応じてＤ　
ＬＹＴＭの値を１ダウン（スイッチＳｌｌオンのとき）
又は１アツプ（スイッチＳｌｌオンのとき）する。この
場合、数値変更可能なのは、０〜２５０の範囲である。

また、ステップ９４の判定結果が肯定的（Ｙ）であった
とぎは、ステップ９８に移り、ＤＬＹＴＭにＯをセット
する。

ステップ９６又は９８の処理が終ったときは、ステップ
１００に移り、ＤＬＹＴＭの値を２倍した値を表示器Ｄ
ＳＰに表示する。この場合、既に表示されている符号は
そのまま保存（ｗＩ続表示）する。

ステップ９２の判定結果が否定的（Ｎ）であったとき又
はステップ１００の処理が終ったときは、ステップ１０
２に移り、第８図について後述するように外部入力のサ
ブルーチンを実行する。

この後は、ステップ１０４でその他の処理（例えば音色
、音量、テンポ等の設定処理）を行なってからステップ
４２に戻り、それ以降の処理を上記したと同様に繰返す
。

のサブルーチン　第８ 第８図は、外部入力のサブルーチンを示すもので、ステ
ップ１１０では、入力処理すべきキーデータありか判定
し、この判定結果が否定的（Ｎ）であれば以下に述べる
ような処理が不要なので第７図のルーチンにリターンす
る。なお、第８図乃至第１１図においてｒＲＥＴＪはリ
ターンを表わす。

ステップ１１０の判定結果が肯定的（Ｙ）であったとき
は、ステップ１１２で入力処理すべきキーデータをＫＤ
にセットしてから、ステップ１１４でＲＥＣの値が１で
且つＲＵＮの値が１か（書込み動作進行中か）判定する
。この判定結果が肯定的（Ｙ）であればステップ１１６
に移り、メモリ１８においてＡＤＰの示すアドレスにＫ
Ｄのキーデータを書込み、ＡＤＰの値を１アツプする。

そして、ステップ１１８に移り、ＡＤＰの示すアドレス
にＣＬＫの値を書込み、ＡＤＰの値を１アツプする。

ステップ１１６及び１１８の処理によりメモリ１８への
演奏データ書込みが可能になる。

ステップ１１４の判定結果が否定的（Ｎ）であった（す
なわち書込み動作が進行中でなかった）とき又はステッ
プ１１８の処理が終ったときは、ステップ１２０に移り
、ＩＮの値が１か（入力許可か）判定する。この判定結
果が否定的（Ｎ）であれば入力キーデータに基づく音源
制御が不要であるので第７図のルーチンにリターンする
。また、ステップ１２０の判定結果が肯定的（Ｙ）であ
ればステップ１２２に移り、ＤＬＹＭＤの値が２（プラ
スモード）又はＤＬＹＴＭの値が０（遅延なし）か判定
する。

ステップ１２２の判定結果が肯定的（Ｙ）であったとき
は、ステップ１２４に移り、ＳＮＤの値が１か（内部音
源発音許可か）判定する。この判定結果が肯定的（Ｙ）
であればステップ１２６に移り、ＫＤのキーデータをＴ
Ｇ２６に送出し、発音又は消音処理を行なう。すなわち
、キーデータのＭＳＢが１であれば該キーデータ中のキ
ーコードニ対応した音高の楽音を発生開始し、キーデー
タのＭＳＢが０であれば該キーデータ中のキーコードに
対応した音高の楽音を減衰開始する。

ステップ１２２又は１２４の判定結果が否定的（Ｎ）で
あったときは、あるいはステップ１２ｆｉの処理が終っ
たときは、ステップ１２８に穆り、ＤＬＹＭＤの値が１
（マイナスモード）又はＤＬＹＴＭの値が０（遅延なし
）か判定する。この判定結果が肯定的（Ｙ）であればス
テップ１３０に移り、ＯＵＴの値が１か（出力許可か）
判定する。この判定結果が肯定的（Ｙ）であればステッ
プ１３２に移り、ＫＤのキーデータを外部音源３２に送
出する。

ステップ１２８又は１３０の判定結果が否定的（Ｎ）で
あったとき、あるいはステップ１３２の処理が終ったと
きは、ステップ１３４に穆り、ＤＬＹＴＭの値が０ｂ）
（遅延なしか）判定する。

この判定結果が肯定的（Ｙ）であれば遅延制御不要なの
で第７図のルーチンにリターンするが、否定的（Ｎ）で
あればステップ１３６に移り、第１Ｏ図について後述す
るように遅延待機のサブルーチンを実行する。そして、
ステップ１３６の後は、第７図のルーチンにリターンす
る。

上記したステップ１２２〜１３２によれば、外部から人
力したキーデータに基づいて内部音源及び外部音源の即
駆動が可能になる。

クロック　　みルーチン（第９図） 第９図は、クロック割込みルーチンを示すもので、この
ルーチンは、テンポクロツタ侶号ＴＣＬの各クロックパ
ルス毎にスタートする。

まず、ステップ１４０では、ＲＵＮの値が１か判定する
。この判定結果が否定的（Ｎ）であれば以下に述べるよ
うな処理が不要なので第７図のルーチンにリターンする
。また、ステップ１４０の判定結果が肯定的（Ｙ）であ
ワたときは、ステップ１４１　に移り、ＲＥＣの値が０
か（プレイモードか）判定する。この判定結果が否定的
（Ｎ）でありたときは、書込みモードであったことにな
り、ステップ１６８に移る。

ステップ１６８では、ＣＬＫの値を１アツプする。そし
て、ステップ１７０でＣＬＫの値が３２か判定し、その
判定結果が否定的（Ｎ）であれば第７図のルーチンにリ
ターンする。また、ステップ１７０の判定結果が肯定的
（Ｙ）であればステップ１７２でＣＬＫに０をセットし
てから第７図のルーチンにリターンする。

書込みモードの場合には、前述した第８図のステップ１
１８においてＣＬＫの値がタイミングデータとしてメモ
リ１８に書込まれる。

ステップ１４１の判定結果が肯定的（Ｙ）であったとき
は、プレイモードであったことになり、ステップ１４２
に移る。ステップ１４２では、ＡＤＰの示すデータがエ
ンドコードデータＥＮＤか判定し、その判定結果が肯定
的（Ｙ）であればステップ１４３でＲＵＮに０をセット
してから第７図のルーチンにリターンする。この結果、
自動演奏は終了となる。なお、この後第９図のルーチン
に入ってきても、ステップ１４０の判定結果が否定的（
Ｎ）となるので、ステップ１４１以下の処理は行なわれ
ない。

ステップ１４２の判定結果が否定的（Ｎ）であったとき
は、ステップ１４４に移り、ＡＤＰの示す演奏データの
タイミング値がＣＬＫＯ値と等しいか判定する。この判
定結果が否定的（Ｎ）であれば読出すべきタイミングで
ないのでステップ１６８に移り、それ以降の処理を上記
したと同様に実行してから第７図のルーチンにリターン
する。

ステップ１４４の判定結果が肯定的（Ｙ）であったとき
は、ステップ１４６に移り、ＡＤＰの示す演奏データ中
のキーデータを読出す。そして、ステップ１４８で読出
キーデータをＫＤにセットしてからステップ１５０でＡ
ＤＰの値を２アツプする。

この結果、ＡＤＰは次に読出すべきキーデータのアドレ
スを指示するようになる。

ステップ１５０の後は、ステップ１５２に移る。ステッ
プ１５２．１５４．１５６．１５８．１６０．１６２．
１６４・、１６６の処理は、前述した第８図のステップ
１２２．１２４゜１２６、１２８．１３０．１３２．１
３４．１３６の処理とそれぞれ同様のものであるので、
詳細な説明を省略する。

ステップ１５２〜１６２の処理によれば、メモリ１８か
ら読出したキーデータに基づいて内部音源及び外部音源
の即駆動が可能になる。また、ステップ１６４及び１６
６の処理によれば、ＤＬＹＴＭの値が０でないときのみ
第１Ｏ図の遅延待機のサブルーチンが実行される。

ステップ１６６の後は、上記したと同様にステップ１６
８以降の処理を実行してから第７図のルーチンにリター
ンする。

のサブルーチン　第１０ 第１Ｏ図は、遅延待機のサブルーチンを示すもので、ス
テップ１８０では、ＤＬＹＫＤにおいてＰＩＮの示すア
ドレスＤＬＹＫＤ　（ＰＩＮ）にＫＤのキーデータをセ
ットする。そして、ステップ１８２に移り、ＤＬＹＣＮ
ＴにおいてＰＩＮの示す７ドｌ、スＤＬＹＣＮＴ　（Ｐ
　ＩＮ）にＯをセットする。

この後、ステップ１８４では、（ＰＩＮ＋ｔ）。

ＭＯＤ、２５６なる演算により得られた値をＰＩＮにセ
ットする。一般に、Ａ、ＭＯＤ、Ｂなる演算は、ＡをＢ
で割算（整数演算）して余りを求めるもので、（ＰＩＮ
＋ｚ）、ＭＯＤ、２５６の演算によれば、ＰＩＮの値が
０〜２５４のいずれかであったときばＰＩＮにはＰＩＮ
＋１の値がセット（すなわちＰＩＮの値が１アツプ）さ
れ、ＰＩＮの値が２５５であったときはＰＩＮにＯがセ
ットされる。

ステップ１８０〜１８４の処理は、第６図に関して前述
したキーデータＫＤ、等の入力時の動作に対応する。ス
テップ１８４の後は、元のルーチン（第８図又は第９図
のルーチン）にリターンする。

タイマー　　みルーチン　　１１ 第１１図は、タイマー割込みルーチンを示すもので、こ
のルーチンはタイミング信号ＴＭＣの発生のたびに（す
なわち２　（ｍｓｌの周期で）スタートする。

まず、ステップ１９０では、ＰＩＮの値とＰＯＵＴの値
とが等しいか判定し、この判定結果が肯定的（Ｙ）であ
ればリングバッファ内に遅延すべきデータがないので第
７図のルーチンにリターンする。

ステップ１９０の判定結果が否定的（Ｎ）であフたとき
は、ステップ１９２に穆り、ｉにＰＯＵＴの値をセット
する。そして、ステップ１９４に穆る。

ステップ１９４では、ＤＬＹＣＮＴにおいてｉで示され
るアドレスＤＬＹＣＮＴ（ｉ）のカウント値を１アツプ
する。そして、ステップ１９６に移り、（ｉ＋１）、Ｍ
ＯＤ、２５６の演算で得られた値をｉにセットする。す
なわち、ｉの値が０〜２５４のいずれかであったときは
、Ｉにはｉ＋１の値がセット（すなわちｉの値が１アツ
プ）され、ｌの値が２５５であったときは、ｉに０がセ
ットされる。

次に、ステップ１９８では、ｌの値がＰＩＮの値と等し
いか判定し、この判定結果が否定的（Ｎ）であればステ
ップ１９４に戻り、ステップ１９４〜１９８を１＝ＰＩ
Ｎとなるまで繰返す。この結果、第６図について前述し
たようにＰＩＮ−１とＰＯＵＴとの間のすべてのアドレ
スのカウント値が１アツプされる（例えば第６図のタイ
マー割込みタイミング番号３に対応するＤＬＹＣＮＴの
カウント値変化参照）。

１＝ＰＩＮとなると、ステップ１９８の判定結果が肯定
的（Ｙ）となり、ステップ２００１．：６る。ステップ
２００では、ＤＬＹＣＮＴにおいてＰＯＵＴの示すアド
レスＤＬＹＣＮＴ　（ＰＯＵＴ）のカウント値がＤＬＹ
ＴＭの値以上か判定する。この判定結果が否定的（Ｎ）
であれば出力すべき遅延二に達していないことになり、
第７図のルーチンにリターンする。これは、第６図にお
いて例えばタイマー割込みタイミング番号２〜４等のタ
イミングでキーデータを出力しなかったことに相当する
。

ステップ２００の判定結果が肯定的（Ｙ）であったとき
は、ステップ２０２に移り、ＤＬＹＫＤにおいてＰＯＵ
Ｔの示すアドレスＤＬＹＫＤ（ＰＯＵＴ）のキーデータ
をＫＤにセットする。

そして、ステップ２０４に移る。

ステップ２０４では、ＤＬＹＭＤの値が２以外か（コモ
ンモード又はマイナスモードか）判定し、この判定結果
が肯定的（Ｙ）であればステップ２０６に移る。ステッ
プ２０６では、ＳＮＤの値が１か（内部音源発音許可か
）判定し、この判定結果が肯定的（Ｙ）であればステッ
プ２０８に穆る。ステップ２０８では、前述した第８図
のステップ１２６と同様にしてＫＤのキーデータをＴＧ
２６に送出し、発音又は消音処理を行なう。

ステップ２０４又は２０６の判定結果が否定的（Ｎ）で
あったとき、あるいはステップ２０８の処理が終ったと
きは、ステップ２１０に穆り、ＤＬＹＭＤの値が１以外
か（コモンモード又はプラスモードか）判定する。この
判定結果が肯定的（Ｙ）であればステップ２１２に移り
、ＯＵＴの値が１か（出力許可か）判定する。この判定
結果が肯定的（Ｙ）であればステップ２１４に移り、前
述した第８図のステップ１３２と同様にしてＫＤのキー
データを外部音源３２に送出する。

ステップ２１Ｇ又は２１２の判定結果が否定的（Ｎ）で
あったとき、あるいはステップ２１４の処理が終ったと
きは、ステップ２１６に移り、（ＰＯＵＴ＋１）、ＭＯ
Ｄ、２５６　（７）演算で得られた値をＰＯＵＴにセッ
トする。すなわち、ＰＯＵＴの値がＯ〜２５４のいずれ
かであったときは、ＰＯＵＴにはＰＯＵＴ＋１の値がセ
ット（すなわちＰＯＵＴの値が１アツプ）され、ｉの値
が２５５であったときは、ＰＯＵＴにＯがセットされる
。

ステップ２１６の後は、ステップ２００に戻り、それ以
降の処理を上記したと同様に繰返す。この結果、例えば
第６図においてタイマー割込みタイミング番号６の所で
示すようにＤ　ＬＹＴＭの値と等しい遅延量に達したキ
ーデータがＫＤ２及びＫＤ、のように複数あるときは、
その複数のキーデータがほぼ同時に出力されることにな
る。

なお、ステップ２００では、ＤＬＹＣＮＴ　（ＰＯＵＴ
）＝ＤＬＹＴＭだけでなく、ＤＬＹＣＮＴ（ＰＯＵＴ）
＞ＤＬＹＴＭも判断しているので、例えば第６図におい
てタイマー割込みタイミング番号５の直前にＤ　ＬＹＴ
Ｍの値として３を設定したような場合には、番号５に対
応するタイマー割込みではキーデータＫＤ２及びＫＤ３
だけでなく、キーデータＫＤ、も出力されるようになる
。

変形例 この発明は、上記実施例に限定されるものではなく、種
々の改変形態で実施可能なものである。

例えば、次のような変更が可能である。

（１）遅延量はすべてプリセット（固定値）であっても
よい。

（２）内部音源又は外部音源として複数の音源を設け、
各音源毎に遅延量を設定可能としてもよい。

（３）遅延制御の対象は、キー情報に限らず、音色、音
量等の操作子情報を含めてもよいし、あるいはキー情報
のみに限り、操作子情報を含めないようにしてもよい。

（４）発音指令から遅れて発音開始する音源としては、
機械的音源に限らず、多量の計算に時間を要する電子的
音源等も用いることができる。

［発明の効果］ 以上のように、この発明によれば、キー情報を遅延制御
して複数音源間での楽音発生を同期させるようにしたの
で、音楽的に好ましい合奏効果が得られるものである。

【図面の簡単な説明】

第１図は、この発明の一実施例による自動演奏装置の構
成を示すブロック図、 第２図は、第１図の自動演奏装置の概念図、第３図は、
デイレイモード毎の音源駆動動作を説明するための図、 第４図は、演奏データメモリ１８のデータフォーマット
を示す図、 第５図は、リングバッファのデータフォーマットを示す
図、 第６図は、キーデータの遅延制御動作を説明するための
タイムチャート、 第７図は、メインルーチンを示すフローチャート、 第８図は、外部人力のサブルーチンを示すフローチャー
ト、 第９図は、クロック割込みルーチンを示すフローチャー
ト、 第１０図は、遅延待機のサブルーチンを示すフローチャ
ート、 第１１図は、タイマー割込みルーチンを示すフローチャ
ートである。 ｌＯ・・・自動演奏装置、１１・・・データバス、１２
・・・中央処理装置、１４・・・プログラムメモリ、１
６・・・レジスタ群、１８・・・演奏メモリ、２０・・
・テンポクロツタ発生器、２２・・・外部入出力回路、
２４・・・スイッチパネル、２６・・・トーンジェネレ
ータ（内部音源）、２８・・・サウンドシステム、３０
・・・タイマー回路、３２・・・外部音源。

Claims (1)

1. 【特許請求の範囲】 １、（ａ）各々発音指令に応答して発音開始する第１及
   び第２の音源であって、該第２の音源の方が該第１の音
   源よりも発音指令の受取りから発音開始までの時間が長
   くなっているものと、 （ｂ）キー情報を順次に且つ自動的に発生する情報発生
   手段と、 （ｃ）この情報発生手段からキー情報が発生されるたび
   に該キー情報と同一内容の第１及び第２のキー情報を該
   第２のキー情報より該第１のキー情報が遅れるようにし
   て送出する情報遅延手段と、 （ｄ）前記第１のキー情報を前記第１の音源に発音指令
   として供給すると共に前記第２のキー情報を前記第２の
   音源に発音指令として供給する情報供給手段と をそなえた自動演奏装置。 ２、（ａ）各々発音指令に応答して発音開始する第１及
   び第２の音源であって、発音指令の受取りから発音開始
   までの時間を異にするものと、 （ｂ）キー情報を順次に且つ自動的に発生する情報発生
   手段と、 （ｃ）この情報発生手段からキー情報が発生されるたび
   に該キー情報と同一内容の第１及び第２のキー情報を該
   第２のキー情報より該第１のキー情報が遅れるようにし
   て送出する情報遅延手段と、 （ｄ）第１又は第２のモードを任意に指定するモード指
   定手段と、 （ｅ）このモード指定手段で第１のモードが指定された
   状態では前記第１及び第２のキー情報を前記第１及び第
   ２の音源にそれぞれ発音指令として供給すると共に、前
   記モード指定手段で第２のモードが指定された状態では
   前記第１及び第２のキー情報を前記第２及び第１の音源
   にそれぞれ発音指令として供給する情報供給手段と をそなえた自動演奏装置。