JPH03124293A - 磁気ディスク装置用ボイスコイルモータ駆動回路 - Google Patents
磁気ディスク装置用ボイスコイルモータ駆動回路Info
- Publication number
- JPH03124293A JPH03124293A JP1260562A JP26056289A JPH03124293A JP H03124293 A JPH03124293 A JP H03124293A JP 1260562 A JP1260562 A JP 1260562A JP 26056289 A JP26056289 A JP 26056289A JP H03124293 A JPH03124293 A JP H03124293A
- Authority
- JP
- Japan
- Prior art keywords
- current
- converter
- circuit
- polarity
- voice coil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 101710129178 Outer plastidial membrane protein porin Proteins 0.000 description 2
- 102100037820 Voltage-dependent anion-selective channel protein 1 Human genes 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Linear Motors (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は磁気ディスク装置の磁気ヘッドに磁気記録媒
体（磁気ディスク）上の目標セクタをアクセスする、い
わゆるトラックシーク動作ならびにトラッキング動作を
行わせるためのボイスコイルモータ（以下ＶＣＭと略す
）の駆動回路に関する。 なお以下各図におい゛ζ同一の符号は同一もしくは相当
部分を示す。
体（磁気ディスク）上の目標セクタをアクセスする、い
わゆるトラックシーク動作ならびにトラッキング動作を
行わせるためのボイスコイルモータ（以下ＶＣＭと略す
）の駆動回路に関する。 なお以下各図におい゛ζ同一の符号は同一もしくは相当
部分を示す。
第３図は従来および本発明のＶ ＣＭ駆動回路に関わる
サーボ系、即ち磁気ヘッドにトラックシークおよびトラ
ッキングを行わせるためのサーボ系の構成例を示す。同
図において０１およびＯＩＡはそれぞれこの磁気ディス
ク装置を制御する従来およヒ本発明のマイクロコンピュ
ータ（以下ｐＣＰＵとも略記する）、０２および０３は
それぞれこのμＣＰ ＵＯＩ、ＯＩＡに内蔵または外付
されたＤ／ＡコンバータおよびＡ／Ｄコンバータである
。 ０７は磁気記録媒体（磁気ディスクとも呼ぶ）、０８は
この磁気ディスク０７を読み書きする磁気へンド、３は
この磁気ヘッド０８を駆動するボイスモータ（ＶＣＭ）
、０６および０６八はごのＶＣＭ３にＶＣＭ電流Ｉ Ｖ
ＣＭを与えて駆動するそれぞれ従来および本発明のＶＣ
Ｍ駆動回路である。 ０４は磁気ヘッド０８が磁気ディスク０７上のトラック
の追従（トラッキング）によって出力する信号からデー
タを読取ったり、磁気ヘッド８へ書込用のデータ信号を
与えるためのデータＲ／Ｗ回路、０５は同じく磁気ヘッ
ド０８の出力信号からトラック識別用のＩＤコートおよ
びｌ・ラッキングエラー検出用のサーボ信号を検知する
ためのＩＤ・サーボ信号検知回路である。 ／／ ＣＰ ＩＪＯＩ、０１八は磁気ディスク０７のト
ラック−トに予め書込まれている前記Ｉ・ラックＩＤコ
ートならびにトラッキングエラー検出用ザーボ信号を絶
えず検出しながら、ＶＣＭ３を制御する。 従って、ＶＣＭ駆動回路０６，０６八はμＣＰ ＵＯＩ
。 ０１八に内蔵又は外付けされたＤ／Ａコンバータｏ２の
出力信号Ｖ ＤＡＣを入力として、ＶＣＭ３を動作させ
るための駆動電流ｒ ＶＣＭを出力する。また前記Ｄ／
Ａコンバータ０２は一般に」−５■単一電源で動作する
関係上、出力も０〜＋５■の間の単極性となるが、ＶＣ
Ｍ駆動回路０６．０６への出力は磁気ヘッド０８を左右
双方向にスイッチングする必要があるため、士両極性の
電流にする必要がある。 また、ＶＣＭ駆動回路０６，０６Ａはトラックシーク動
作の時と、トラッキング動作の時でゲインを変える必要
がある。何となれば、トラックシークの場合はＶＣＭ３
に大電流を流して高速に動作させる必要があるが、トラ
ッキングの場合は微小な電流で細かい制御を行う必要が
あるからである。どちらの場合も制御の分解能としては
十分高い必要があるため、Ｄ／Ａコンバータ０２の最大
出力がそれぞれ必要最大電流に対応するようゲイン切換
をする。 従来のＶＣＭ駆動回路０６の構成例を第４図に示す。こ
の回路は機能的に電圧／電流変換部１とレベルコンバー
タ部２に分かれている。電圧／電流変換部１は＋１２Ｖ
の単一電源で動作しており、入力電圧Ｖｌと基準電圧Ｖ
ＲＥＦＯ差（Ｖｌ−ＶＩＩＥＦ）に比例した電流Ｉ Ｖ
ＣＭがＶＣＭ３に流れる、ずなわちＩＶＣＭ ＝ｋ （
Ｖｌ −ＶＲＥＦ）となッテイる。 またレベルコンバータ部２はＤ／Ａコンバーク０２の出
力電圧Ｖ ＤＡＣを、シーク時とトラッキング時とを区
別する信号としてのシーク／１−ラッキング切換信号Ｓ
／Ｔに応じてレベル変換し、電圧／電流変換部１への入
力電圧Ｖｌとする回路であり、このレベルコンバーク部
２は第５図に示すように、Ｄ／Ａコンバータ出力電圧Ｏ
〜Ｖｌｌ八〇へ対応する電圧／電流変換部１への入力電
圧Ｖｌ（−３）〜Ｖ Ｔ（＋Ｓ） （シーク時）又はＶ
ｌ（−Ｔ）〜Ｖｌ（＋Ｔ） （１−ラッキング時）に
変換している。ここでＶｌ（−３）とはトラックシーク
時のＯ方向の最大駆動電流に相当する電圧／電流変換部
１への入力電圧であり、Ｖｌ（→−８）は■方向の最大
駆動電流に相当する入力電圧である。Ｖｌ（−Ｔ）とＶ
ｌ（＋Ｔ）は同様にドラッギング時の最大駆動電流に相
当する○方向と■方向の入力端子である。
サーボ系、即ち磁気ヘッドにトラックシークおよびトラ
ッキングを行わせるためのサーボ系の構成例を示す。同
図において０１およびＯＩＡはそれぞれこの磁気ディス
ク装置を制御する従来およヒ本発明のマイクロコンピュ
ータ（以下ｐＣＰＵとも略記する）、０２および０３は
それぞれこのμＣＰ ＵＯＩ、ＯＩＡに内蔵または外付
されたＤ／ＡコンバータおよびＡ／Ｄコンバータである
。 ０７は磁気記録媒体（磁気ディスクとも呼ぶ）、０８は
この磁気ディスク０７を読み書きする磁気へンド、３は
この磁気ヘッド０８を駆動するボイスモータ（ＶＣＭ）
、０６および０６八はごのＶＣＭ３にＶＣＭ電流Ｉ Ｖ
ＣＭを与えて駆動するそれぞれ従来および本発明のＶＣ
Ｍ駆動回路である。 ０４は磁気ヘッド０８が磁気ディスク０７上のトラック
の追従（トラッキング）によって出力する信号からデー
タを読取ったり、磁気ヘッド８へ書込用のデータ信号を
与えるためのデータＲ／Ｗ回路、０５は同じく磁気ヘッ
ド０８の出力信号からトラック識別用のＩＤコートおよ
びｌ・ラッキングエラー検出用のサーボ信号を検知する
ためのＩＤ・サーボ信号検知回路である。 ／／ ＣＰ ＩＪＯＩ、０１八は磁気ディスク０７のト
ラック−トに予め書込まれている前記Ｉ・ラックＩＤコ
ートならびにトラッキングエラー検出用ザーボ信号を絶
えず検出しながら、ＶＣＭ３を制御する。 従って、ＶＣＭ駆動回路０６，０６八はμＣＰ ＵＯＩ
。 ０１八に内蔵又は外付けされたＤ／Ａコンバータｏ２の
出力信号Ｖ ＤＡＣを入力として、ＶＣＭ３を動作させ
るための駆動電流ｒ ＶＣＭを出力する。また前記Ｄ／
Ａコンバータ０２は一般に」−５■単一電源で動作する
関係上、出力も０〜＋５■の間の単極性となるが、ＶＣ
Ｍ駆動回路０６．０６への出力は磁気ヘッド０８を左右
双方向にスイッチングする必要があるため、士両極性の
電流にする必要がある。 また、ＶＣＭ駆動回路０６，０６Ａはトラックシーク動
作の時と、トラッキング動作の時でゲインを変える必要
がある。何となれば、トラックシークの場合はＶＣＭ３
に大電流を流して高速に動作させる必要があるが、トラ
ッキングの場合は微小な電流で細かい制御を行う必要が
あるからである。どちらの場合も制御の分解能としては
十分高い必要があるため、Ｄ／Ａコンバータ０２の最大
出力がそれぞれ必要最大電流に対応するようゲイン切換
をする。 従来のＶＣＭ駆動回路０６の構成例を第４図に示す。こ
の回路は機能的に電圧／電流変換部１とレベルコンバー
タ部２に分かれている。電圧／電流変換部１は＋１２Ｖ
の単一電源で動作しており、入力電圧Ｖｌと基準電圧Ｖ
ＲＥＦＯ差（Ｖｌ−ＶＩＩＥＦ）に比例した電流Ｉ Ｖ
ＣＭがＶＣＭ３に流れる、ずなわちＩＶＣＭ ＝ｋ （
Ｖｌ −ＶＲＥＦ）となッテイる。 またレベルコンバータ部２はＤ／Ａコンバーク０２の出
力電圧Ｖ ＤＡＣを、シーク時とトラッキング時とを区
別する信号としてのシーク／１−ラッキング切換信号Ｓ
／Ｔに応じてレベル変換し、電圧／電流変換部１への入
力電圧Ｖｌとする回路であり、このレベルコンバーク部
２は第５図に示すように、Ｄ／Ａコンバータ出力電圧Ｏ
〜Ｖｌｌ八〇へ対応する電圧／電流変換部１への入力電
圧Ｖｌ（−３）〜Ｖ Ｔ（＋Ｓ） （シーク時）又はＶ
ｌ（−Ｔ）〜Ｖｌ（＋Ｔ） （１−ラッキング時）に
変換している。ここでＶｌ（−３）とはトラックシーク
時のＯ方向の最大駆動電流に相当する電圧／電流変換部
１への入力電圧であり、Ｖｌ（→−８）は■方向の最大
駆動電流に相当する入力電圧である。Ｖｌ（−Ｔ）とＶ
ｌ（＋Ｔ）は同様にドラッギング時の最大駆動電流に相
当する○方向と■方向の入力端子である。
とごろで第４図に示すようにな回路では、Ｄ／Ａコンバ
ータ出力電圧Ｖ ＤＡＣとＶＣＭ３の駆動電流の比を変
えようとする場合に非常に厄介である。 すなわち、第５図から分かるように単純にＤ／Ａコンバ
ーク０２の出力に分圧器等を設けてＶ ＤＡＣを加減し
たのではＶ ＤＡＣ／ ２と基準電圧Ｖ Ｉ？ＥＦの対
応がずれ、Ｖ ＤＡＣ／ ２が駆動電流Ｏに対応しなく
なる。 Ｖ ＤＡＣ／ ２がＶ ＲＥＦに対応する関係を維持し
ながらＶ ＤＡＣとＶｌの比率を可変するには第４図の
ゲイイン切換トランジスタ４Ａ、４Ｂが行っているよう
に同時に２箇所の定数を変える必要がある。従って試験
時等にボリュームを使って連続的に調整するような場合
は非常に困難である。 また、第４図のような複雑な回路はコスト的にも、小型
化のためにも不都合であり、回路の簡素化、ゲイン切換
の簡単化が望まれていた。 この解決方法としては、第４図の電圧／電流変換部１と
Ｄ／Ａコンバータ０２の部分に士の２種類の電源を使用
して、Ｖ ＤＡＣ／ ２ならびにＶ ＲＥＦをＯ■にし
て第４図のレベルコンバータ部２を省略する方法が考え
られるが、電源の種類を増やすことは磁気ディスク装置
のコストアップにつながるため得策ではない。 そこで本発明は前記の問題を解消し得る磁気ディスク装
置用ボイスコイルモータ駆動回路を提供することを課題
とする。
ータ出力電圧Ｖ ＤＡＣとＶＣＭ３の駆動電流の比を変
えようとする場合に非常に厄介である。 すなわち、第５図から分かるように単純にＤ／Ａコンバ
ーク０２の出力に分圧器等を設けてＶ ＤＡＣを加減し
たのではＶ ＤＡＣ／ ２と基準電圧Ｖ Ｉ？ＥＦの対
応がずれ、Ｖ ＤＡＣ／ ２が駆動電流Ｏに対応しなく
なる。 Ｖ ＤＡＣ／ ２がＶ ＲＥＦに対応する関係を維持し
ながらＶ ＤＡＣとＶｌの比率を可変するには第４図の
ゲイイン切換トランジスタ４Ａ、４Ｂが行っているよう
に同時に２箇所の定数を変える必要がある。従って試験
時等にボリュームを使って連続的に調整するような場合
は非常に困難である。 また、第４図のような複雑な回路はコスト的にも、小型
化のためにも不都合であり、回路の簡素化、ゲイン切換
の簡単化が望まれていた。 この解決方法としては、第４図の電圧／電流変換部１と
Ｄ／Ａコンバータ０２の部分に士の２種類の電源を使用
して、Ｖ ＤＡＣ／ ２ならびにＶ ＲＥＦをＯ■にし
て第４図のレベルコンバータ部２を省略する方法が考え
られるが、電源の種類を増やすことは磁気ディスク装置
のコストアップにつながるため得策ではない。 そこで本発明は前記の問題を解消し得る磁気ディスク装
置用ボイスコイルモータ駆動回路を提供することを課題
とする。
前記の課題を解決するために本発明の回路は、「磁気デ
ィスク装置用ボイスコイルモータ（３など）に流すべき
正、逆の電流（ｒ Ｖ（Ｊなど）に対応して、前記正、
逆を表わす極性データ（極性信号ＳＮなど）と、前記電
流の絶対値を表わす電流絶対値データとを演算出力する
マイクロコンピュータ（μＣＰ ＵＯＩＡなと゛）と、 前記電流絶対値データをアナログ電圧（Ｄ／Ａコンバー
タ出力電圧Ｖ ＤＡＣなど）に変換するＤ／コンバータ
（０２など）と、 前記Ｄ／Ａコンバータの出力を入力として、その人力に
比例した出力電流（Ｉ ＶＣＭ）を（トランジスタ１２
１などを介して）流す電圧／電流変換回路（電流絶対値
制御部１２など）と、 ４辺にそれぞれ１つのトランジスタ（１１３〜１１８な
ど）を持つブリッジ回路であって、 前記トランジスタの相互の接続点のうち、一方の対向す
る接続点間に前記ボイスコイルモータが接続され、同し
く他方の対向する接続点に直列に前記電圧／電流変換回
路の出力電流回路および直流電源（−１−１２Ｖなど）
の直列回路が接続され、前記極性データの２値にそれぞ
れ対応して、前記トランジスタのうち対向するトランジ
スタを組とする２組のトランジスタの一方の組がオン、
他方の組がオフに、及び該１方の組がオフ、該他方の組
がオンに駆動されるブリッジ回路と、を備えたＡものと
する。
ィスク装置用ボイスコイルモータ（３など）に流すべき
正、逆の電流（ｒ Ｖ（Ｊなど）に対応して、前記正、
逆を表わす極性データ（極性信号ＳＮなど）と、前記電
流の絶対値を表わす電流絶対値データとを演算出力する
マイクロコンピュータ（μＣＰ ＵＯＩＡなと゛）と、 前記電流絶対値データをアナログ電圧（Ｄ／Ａコンバー
タ出力電圧Ｖ ＤＡＣなど）に変換するＤ／コンバータ
（０２など）と、 前記Ｄ／Ａコンバータの出力を入力として、その人力に
比例した出力電流（Ｉ ＶＣＭ）を（トランジスタ１２
１などを介して）流す電圧／電流変換回路（電流絶対値
制御部１２など）と、 ４辺にそれぞれ１つのトランジスタ（１１３〜１１８な
ど）を持つブリッジ回路であって、 前記トランジスタの相互の接続点のうち、一方の対向す
る接続点間に前記ボイスコイルモータが接続され、同し
く他方の対向する接続点に直列に前記電圧／電流変換回
路の出力電流回路および直流電源（−１−１２Ｖなど）
の直列回路が接続され、前記極性データの２値にそれぞ
れ対応して、前記トランジスタのうち対向するトランジ
スタを組とする２組のトランジスタの一方の組がオン、
他方の組がオフに、及び該１方の組がオフ、該他方の組
がオンに駆動されるブリッジ回路と、を備えたＡものと
する。
ＶＣＭ駆動回路を電流の絶対値を制御する部分と極性を
切換える部分に機能分離し、それらを互いに直列接続し
て、電流絶対値制御部はＤ／Ａコンバータより制御し、
極性切換部はμＣＰＵの出力ボートより制御する。
切換える部分に機能分離し、それらを互いに直列接続し
て、電流絶対値制御部はＤ／Ａコンバータより制御し、
極性切換部はμＣＰＵの出力ボートより制御する。
以下第１図および第２図に基づいて本発明の詳細な説明
する。 第１図は本発明の一実施例としての要部回路の構成を示
す。同図において０１＾は新たなμＣＰＵ、またこのμ
ＣＰ ＵＯＩＡを除いた部分は新たなＶＣＭ駆動回路０
６八である。このＶＣＭ駆動回路０６Ａは極性切換部１
１と、電流絶対値制御部１２とから構成されている。 極性切換部１１にはμＣＰ ＵＯＩＡから１ビツトの極
性信号ＳＮが与えられ、また電流絶対値制御部１２には
μＣＰ ＵＯＩＡからシーク／トラッキング切換信号Ｓ
／Ｔが与えられると共に、μＣＰ ＵＯＩＡに内蔵され
た（または別に設けられた）Ｄ／Ａコンバータ０２から
Ｄ／Ａコンバータ出力電圧Ｖ ＤＡＣが入力される。 電流絶対値制御部１２ではエミッタフォロワとしての出
力段トランジスタ１２１のベース電圧としての入力電圧
Ｖｌが、従ってそのエミッタ電流、従ってコレクク電流
としてのＶＣＭ電流Ｉ ＶＣＭがＤ／Ａコンバータ出力
電圧ＶＤＡＣに比例した値となるように動作する。但し
ゲイン切換トランジスタ１２２はシーク／トラッキング
切換信号Ｓ／Ｔにより、トラッキング時にＯＮして電流
絶対値制御回路１２のゲインを下げ、μＣＰ ＵＯＩＡ
から見たＤ／Ａコンバータ０２の単位ビット当りの電流
出力を小さくして細かい制御を可能にしている。 極性切換部１１では極性信号ＳＮの“ビ（旧ｇｈ） 。 ０”（ＬＯりに応じてＶＣＨ３に流れる電流Ｉ ＶＣＨ
の方向を切換える。即ちこの例では極性信号ＳＮ０ が旧ｇｈのときは、トランジスタ１１５．１１６，１１
３．１１８がオン、１１１，１１２，１１４，１１７が
オフとなってＶＣＭ３には−１−１２Ｖの直流電源とト
ランジスタ１２１ とを介し、実線矢印方向のＶＣＭ電
流Ｉ ＶＣＭが流れ、他方、極性信号ＳＮがＬｏｗのと
きは逆に；・ランジスタ１１１．］、１２，１１４，１
１７がオン、１１５，１１６，１１３，１１８がオフと
なって点線矢印方向にＶＣＭ電流Ｉ ＶＣＭが流れる。 第２図は本発明におけるＤ／Ａコンバータ出力電圧Ｖ
ＤＡＣと入力電圧Ｖｌ との対応関係を示すもので、こ
の図は第５図に対応している。第２図に示すようにＶ
ＤＡＣとＶｌの関係はＯ■を基準にした単純な分圧比で
決められるようになっている。
する。 第１図は本発明の一実施例としての要部回路の構成を示
す。同図において０１＾は新たなμＣＰＵ、またこのμ
ＣＰ ＵＯＩＡを除いた部分は新たなＶＣＭ駆動回路０
６八である。このＶＣＭ駆動回路０６Ａは極性切換部１
１と、電流絶対値制御部１２とから構成されている。 極性切換部１１にはμＣＰ ＵＯＩＡから１ビツトの極
性信号ＳＮが与えられ、また電流絶対値制御部１２には
μＣＰ ＵＯＩＡからシーク／トラッキング切換信号Ｓ
／Ｔが与えられると共に、μＣＰ ＵＯＩＡに内蔵され
た（または別に設けられた）Ｄ／Ａコンバータ０２から
Ｄ／Ａコンバータ出力電圧Ｖ ＤＡＣが入力される。 電流絶対値制御部１２ではエミッタフォロワとしての出
力段トランジスタ１２１のベース電圧としての入力電圧
Ｖｌが、従ってそのエミッタ電流、従ってコレクク電流
としてのＶＣＭ電流Ｉ ＶＣＭがＤ／Ａコンバータ出力
電圧ＶＤＡＣに比例した値となるように動作する。但し
ゲイン切換トランジスタ１２２はシーク／トラッキング
切換信号Ｓ／Ｔにより、トラッキング時にＯＮして電流
絶対値制御回路１２のゲインを下げ、μＣＰ ＵＯＩＡ
から見たＤ／Ａコンバータ０２の単位ビット当りの電流
出力を小さくして細かい制御を可能にしている。 極性切換部１１では極性信号ＳＮの“ビ（旧ｇｈ） 。 ０”（ＬＯりに応じてＶＣＨ３に流れる電流Ｉ ＶＣＨ
の方向を切換える。即ちこの例では極性信号ＳＮ０ が旧ｇｈのときは、トランジスタ１１５．１１６，１１
３．１１８がオン、１１１，１１２，１１４，１１７が
オフとなってＶＣＭ３には−１−１２Ｖの直流電源とト
ランジスタ１２１ とを介し、実線矢印方向のＶＣＭ電
流Ｉ ＶＣＭが流れ、他方、極性信号ＳＮがＬｏｗのと
きは逆に；・ランジスタ１１１．］、１２，１１４，１
１７がオン、１１５，１１６，１１３，１１８がオフと
なって点線矢印方向にＶＣＭ電流Ｉ ＶＣＭが流れる。 第２図は本発明におけるＤ／Ａコンバータ出力電圧Ｖ
ＤＡＣと入力電圧Ｖｌ との対応関係を示すもので、こ
の図は第５図に対応している。第２図に示すようにＶ
ＤＡＣとＶｌの関係はＯ■を基準にした単純な分圧比で
決められるようになっている。
本発明によれば、ＶＣＭ駆動回路０６Ａを電流の絶対値
を制御する部分１２と極性を切換える部分１１とに機能
分離し、それらを互いに直列接続して、電流絶対値制御
部Ｉ２はＤ／Ａコンバータ０２より制御し、極性切換部
１１はμＣＰ ＵＯＩＡの出力ボートより１ビツトの極
性信号ＳＮを出力して制御するようにしたので、 第１図の実施例から分かる通り、ＶＣＭ駆動回路０６Ａ
を極めて簡単な回路で実現することができ、装置の小型
化に寄与すると共に、コストダウンを達成できる。また
、回路が単純になった結果、設計が容易になると共に、
試験の回路定数の調整等も極めて容易となった。 また、極性切換部１１を別に設けたことによって、μＣ
Ｐ ＵＯＩＡに極性信号ＳＮの出力ボート力月ビットと
、その制御ソフトが必要となるが、ごれらはμＣＰ Ｕ
ＯＩＡにとっては極めて容易に実現できることであり、
このためのコストアップも微々たるものである。また上
記の極性切換用ビットを別に設けたことによって、Ｄ／
Ａコンバータ０２のフルスケールを全て電流値に利用で
きるため、電流値の分解能が従来に比べて倍となり、そ
れだ＆Ｊ高精度な制御ができる。
を制御する部分１２と極性を切換える部分１１とに機能
分離し、それらを互いに直列接続して、電流絶対値制御
部Ｉ２はＤ／Ａコンバータ０２より制御し、極性切換部
１１はμＣＰ ＵＯＩＡの出力ボートより１ビツトの極
性信号ＳＮを出力して制御するようにしたので、 第１図の実施例から分かる通り、ＶＣＭ駆動回路０６Ａ
を極めて簡単な回路で実現することができ、装置の小型
化に寄与すると共に、コストダウンを達成できる。また
、回路が単純になった結果、設計が容易になると共に、
試験の回路定数の調整等も極めて容易となった。 また、極性切換部１１を別に設けたことによって、μＣ
Ｐ ＵＯＩＡに極性信号ＳＮの出力ボート力月ビットと
、その制御ソフトが必要となるが、ごれらはμＣＰ Ｕ
ＯＩＡにとっては極めて容易に実現できることであり、
このためのコストアップも微々たるものである。また上
記の極性切換用ビットを別に設けたことによって、Ｄ／
Ａコンバータ０２のフルスケールを全て電流値に利用で
きるため、電流値の分解能が従来に比べて倍となり、そ
れだ＆Ｊ高精度な制御ができる。
第１図は本発明の一実施例としての要部構成を示す回路
図、 １ ２ 第２図は第１図の電流絶対値制御部の入出力関係の説明
図、 第３図は本発明および従来のＶＣＭ駆動回路の関わるサ
ーボ系の構成図、 第４図は従来のＶＣＭ駆動回路の構成例を示す図、 第５図は第４図のレベルコンバータ部の入出力関係の説
明図である。 ０１Ａ：μＣＰＵ、０２：Ｄ／Ａコンバータ、０３：Ａ
／Ｄコンバータ、０４：データＲ／Ｗ回路、０５：ＩＤ
・サーボ信号検知回路、０６Ａ：ＶＣＭ駆動回路、０７
：磁気記録媒体（磁気ディスク）、０８：磁気ヘッド、
３：ホイスコイルモーフ（ＶＣＭ）、１に極性切換部、
１２：電流絶対値制御部、１１１〜１１．８，１２］
： ）ランジスタ、１２２；ゲイン切換トランジスタ
、ＳＮ二極性信号、ＶＤＡＣ： Ｄ／Ａコンバータ出力
電圧、Ｓ／Ｔ：シーク／１−ラッキング３ 特開平３ １２４２９３ （５）
図、 １ ２ 第２図は第１図の電流絶対値制御部の入出力関係の説明
図、 第３図は本発明および従来のＶＣＭ駆動回路の関わるサ
ーボ系の構成図、 第４図は従来のＶＣＭ駆動回路の構成例を示す図、 第５図は第４図のレベルコンバータ部の入出力関係の説
明図である。 ０１Ａ：μＣＰＵ、０２：Ｄ／Ａコンバータ、０３：Ａ
／Ｄコンバータ、０４：データＲ／Ｗ回路、０５：ＩＤ
・サーボ信号検知回路、０６Ａ：ＶＣＭ駆動回路、０７
：磁気記録媒体（磁気ディスク）、０８：磁気ヘッド、
３：ホイスコイルモーフ（ＶＣＭ）、１に極性切換部、
１２：電流絶対値制御部、１１１〜１１．８，１２］
： ）ランジスタ、１２２；ゲイン切換トランジスタ
、ＳＮ二極性信号、ＶＤＡＣ： Ｄ／Ａコンバータ出力
電圧、Ｓ／Ｔ：シーク／１−ラッキング３ 特開平３ １２４２９３ （５）
Claims (1)
- 【特許請求の範囲】 １）磁気ディスク装置用ボイスコイルモータに流すべき
正、逆の電流に対応して、前記正、逆を表わす極性デー
タと、前記電流の絶対値を表わす電流絶対値データとを
演算出力するマイクロコンピュータと、 前記電流絶対値データをアナログ電圧に変換するＤ／Ａ
コンバータと、 前記Ｄ／Ａコンバータの出力を入力として、その入力に
比例した出力電流を流す電圧／電流変換回路と、 ４辺にそれぞれ１つのトランジスタを持つブリッジ回路
であつて、 前記トランジスタの相互の接続点のうち、一方の対向す
る接続点間に前記ボイスコイルモータが接続され、同じ
く他方の対向する接続点に直列に前記電圧／電流変換回
路の出力電流回路および直流電源の直列回路が接続され
、 前記極性データの２値にそれぞれ対応して、前記トラン
ジスタのうち対向するトランジスタを組とする２組のト
ランジスタの一方の組がオン、他方の組がオフに、及び
該１方の組がオフ、該他方の組がオンに駆動されるブリ
ッジ回路と、 を備えたことを特徴とする磁気ディスク装置用ボイスコ
イルモータ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260562A JPH03124293A (ja) | 1989-10-05 | 1989-10-05 | 磁気ディスク装置用ボイスコイルモータ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1260562A JPH03124293A (ja) | 1989-10-05 | 1989-10-05 | 磁気ディスク装置用ボイスコイルモータ駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03124293A true JPH03124293A (ja) | 1991-05-27 |
Family
ID=17349678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1260562A Pending JPH03124293A (ja) | 1989-10-05 | 1989-10-05 | 磁気ディスク装置用ボイスコイルモータ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03124293A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039393A (ja) * | 1983-08-11 | 1985-03-01 | Rohm Co Ltd | モ−タ制御回路用ｉｃ |
| JPS6323280A (ja) * | 1986-06-09 | 1988-01-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 回転記憶装置 |
-
1989
- 1989-10-05 JP JP1260562A patent/JPH03124293A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039393A (ja) * | 1983-08-11 | 1985-03-01 | Rohm Co Ltd | モ−タ制御回路用ｉｃ |
| JPS6323280A (ja) * | 1986-06-09 | 1988-01-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 回転記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100530360C (zh) | 多模式驱动器电路和磁盘驱动系统以及驱动该系统中的电机的方法 | |
| US7224135B1 (en) | Imposed current motor drive | |
| US5384524A (en) | Voice coil motor control circuit and method for servo system control in a computer mass storage device | |
| US6757129B2 (en) | Magnetic disk storage apparatus | |
| EP0814473B1 (en) | Harddisk spindle motor controller with either PWM or linear current control output | |
| JPH02199513A (ja) | サーボ回路 | |
| JP4265877B2 (ja) | 磁気ディスク記憶装置 | |
| US5062023A (en) | Disk file servo loop with improved track settling | |
| JPH05266610A (ja) | アクチュエータのトルク補正方法 | |
| EP0811973B1 (en) | Improvements in hard disk spindle and actuator motors control | |
| JPH03124293A (ja) | 磁気ディスク装置用ボイスコイルモータ駆動回路 | |
| JPS59207470A (ja) | ヘツド送り制御装置 | |
| JP3234175B2 (ja) | デジタル制御装置 | |
| JP2002367307A (ja) | 磁気ディスク装置 | |
| JPH0522989B2 (ja) | ||
| US20060193077A1 (en) | Disk drive control circuit and method | |
| KR100260409B1 (ko) | 자기디스크 드라이브에서 전력절감 및 모드 전환시간 최소화를 위한 방법과 그 장치 | |
| JPH03118480A (ja) | ディスク再生装置 | |
| JPS60113369A (ja) | 磁気ヘツドの位置決め回路 | |
| JP3096799B2 (ja) | 磁気ディスク装置 | |
| JPH03203871A (ja) | 磁気ディスク装置 | |
| JPS63144797A (ja) | 磁気デイスク装置 | |
| JPH0266783A (ja) | 回転形記録装置のヘツド移動速度制御装置 | |
| JPS63131382A (ja) | 磁気デイスク装置 | |
| JPH0727680B2 (ja) | モ−タ制御回路 |