JPH03123290A - Ｙ／ｃ分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はＹ／Ｃ分離回路に関し、例えばテレビジョン受
像機やビデオテープレコーダに適用し得るものである。

［従来の技術］ 従来、Ｙ／Ｃ分離回路として、全体がデジタル信号処理
回路で構成されたものがある。デジタル信号処理回路で
構成されても、Ｙ／Ｃ分離回路においては、垂直相関、
フレーム間相関等の画像の相関性を利用して、ビデオ信
号をクロマ信号及び輝度信号に分離する。

従って、Ｙ／Ｃ分離回路では利用する相関に応じた遅延
回路が必要になるが、デジタル信号処理回路では、簡易
な構成で遅延回路を構成し得、遅延時間もクロック信号
の精度に応じて高い精度に維持し得る特徴がある。

その結果、精度の高い長い遅延時間が必要となる３次元
Ｙ／Ｃ分離回路等を、デジタル信号処理回路で構成する
ことが上述のように最近多くなってきている。このよう
にすると、集積回路化の発達により、全体構成を簡易化
し得る。

このようなＹ／Ｃ分離回路では、ビデオ信号の色副搬送
波信号に対して周波数が４倍の同期したクロック信号を
生成し、このクロック信号で動作させることにより精度
の高い遅延時間を確保して確実にクロマ信号及び輝度信
号に分離するようにしている。

［発明が解決しようとする課題］ ところで、色副搬送波信号に対して周波数が４倍のクロ
ック信号を用いるＹ／Ｃ分離回路は、ＥＤＴＶ　（ｅｘ
ｔｅｎｄｅｄ　ｄｅｆｉｎｉｔｉｏｎ　ｔｅｌｅｖｉｓ
ｉｏｎ）方式のテレビジョン受像機にも適用されている
。

しかしながら、この種のＹ／Ｃ分離回路を用いると水平
解像度がさほど高くならないという問題があった。

色副搬送波周波数の４倍の周波数をクロック周波数とす
るようにしたのは、通常のテレビジョン信号を処理する
場合、この周波数でナイキストのサンプリング定理を満
足すると共に、色信号にかかる位相関係が処理し易いも
のになるためである。

しかし、広帯域のビデオ信号を入力した場合などは、ナ
イキストのサンプリング定理が満足されないものとなる
。すなわち、色副搬送波周波数の４倍の周波数はビデオ
信号の帯域から言えば、７ＭＨ２程度まではナイキスト
のサンプリング定理を満足させるものであるが、高解像
度ビデオカメラなどによる８〜ＩＯＭＨ２のビデオ信号
帯域はかかる限界を越えており、この点から画質を劣化
させている。

かかる不都合は、クロック周波数を高めることで解決す
ることができるが、その分、構成が複雑、大型化するこ
とを避けることができない。

本発明は、以上の点を考慮してなされたもので、構成の
大型化、複雑化をできるだけ抑えながら解像度の劣化を
有効に回避することができるＹ／Ｃ分離回路を提供しよ
うとするものである。

１課題を解決するための手段Ｊ かかる問題点を解決するため、第１の本発明においては
、入力ビデオ信号の色副搬送波信号に対して周波数が４
倍の第１のクロック信号を作成するクロック信号作成回
路と、第１のクロック信号を基準にして動作し、入力ビ
デオ信号からクロマ信号と輝度信号とを分離してクロマ
信号だけを出力するクロマ信号分離回路と、クロマ信号
に基づいて、入力ビデオ信号から輝度信号を分離する輝
度信号分離回路とを備えた。

第２の本発明においては、入力ビデオ信号の色副搬送波
信号に対して周波数が４倍の第１クロツク信号と、この
第１のクロック信号に対して周波数が２以上の整数倍の
第２のクロック信号とを出力するクロック信号作成回路
と、第１のクロック信号を基準にして、入力ビデオ信号
からクロマ信号を分離するクロマ信号分離回路と、第２
のクロック信号を基準にして動作し、分離されたクロマ
信号に基づいて、入力ビデオ信号から輝度信号を分離す
る輝度信号分離回路とを備えた。

［作用コ ナイキストのサンプリング定理が問題となるのは輝度信
号の帯域についてであり、クロマ信号の帯域においては
、色副搬送波周波数の４倍の周波数のクロック信号で処
理しても周波数特性を劣化させない。第１及び第２の本
発明共に、この点に着目してなされたものである９ 第１及び第２の本発明は共に、クロマ信号については、
色副搬送波周波数の４倍の周波数のクロック信号を用い
て分離する。輝度信号の分離は、第１の本発明では、入
力ビデオ信号から分離されたクロマ信号を減算すること
で分離し、第２の本発明では、クロマ信号の分離に用い
る周波数の整数倍の周波数のクロック信号を利用しなが
ら入力ビデオ信号から分離されたクロマ信号を減算する
ことで分離する。

［実施例］ 以下、図面について本発明の一実施例を詳述する。

第１図は本発明の第１実施例の構成を示すものである。

第１図において、１は全体としてＹ／Ｃ分離回路を示し
、入力ビデオ信号（広帯域ビデオ信号）ＳＶを自動位相
調整回路（ＡＰＣ）２を介してクロック信号作成回路４
に与える。

クロック信号作成回路４は例えばＰＬＬ（ＤｈａＳｅ　
１ｏｃｋｅｄ　１ｏｏｐ　）回路構成の発振回路で構成
され、標準ビデオ信号Ｓｖのバースト信号を基準にして
動作する。

これにより、クロック信号作成回路４は、バースト信号
に同期して、標準ビデオ信号Ｓｖの色副搬送波信号（い
わゆる周波数ｆＳＣを有する信号）に対して周波数が４
倍（４ｆｓｃ）の第１クロツク信号ＣＫＩとこの第１の
クロック信号ＣＫＩに対して周波数が２倍（８ｆｓｃ）
の第２のクロック信号ＣＫ２を作成する。

クロック信号作成回路４は、順次直列接続されたアナロ
グデジタル変換回路（Ａ／Ｄ＞６．３次元クロマ信号分
離回路８及びデジタルアナログ変換回路（Ｄ／Ａ）１０
に第１のクロック信号ＣＫ１を出力する。すなわち、入
力ビデオ信号ｓｖを周波数４ｆＳＣでサンブリンクして
クロマ信号ＳＣに分離する各部に与えるようになされて
いる。

アナログデジタル変換回路６は、入力ビデオ信号ＳＶを
第１のクロック信号ＣＫＩで量子化して３次元クロマ信
号分離回路８に出力する。３次元クロマ信号分離回路８
は、例えばフレーム間相関を利用してアナログデジタル
回路６の出力信号をクロマ信号及び輝度信号に分離する
ものであるが、クロマ信号だけをデジタルアナログ変換
回＃！１０を介して出力するものて゛ある。

このように、色副搬送波周波数の４倍の処理周波数４ｆ
ＳＣで入力ビデオ信号Ｓｖをデジタル信号処理してクロ
マ信号ＳＣを得ている。

ところで、上述のように色副搬送波信号の周波数に対し
て４倍のサンプリング周波数４ｆＳＣで広帯域化された
入力ビデオ信号ＳＶを量子化すると、輝度信号の周波数
特性が劣化を避は得ない。しかし、ＮＴＳＣ方式では、
輝度信号の周波数帯域を増大させても、クロマ信号につ
いてはＮＴＳＣ方式の標準ビデオ信号と等しい周波数帯
域に設定されているので劣化は生じない。

従って、この実施例のように周波数４ｆｓｃの第１のク
ロック信号ＣＫＩでデジタル信号処理しても、クロマ信
号ＳＣについては周波数特性の劣化はない。

入力ビデオ信号ＳＶが与えられるアナログデジタル変換
回路（Ａ／Ｄ＞１２は、第２のクロック信号ＣＫ２で動
作するようになされ、色副搬送波信号の８倍のサンプリ
ング周波数で入力ビデオ信号Ｓｖを量子化するものであ
る。サンプリング周波数を色副搬送波信号の８倍の周波
数に設定すると、８〜ｌＯＭＨｚの広帯域入力ビデオ信
号の帯域に比して十分に高い周波数にサンプリング周波
数を設定したことになり、周波数特性の劣化を有効に回
避して入力ビデオ信号Ｓ■を量子化したことになる。

遅延回路１４は例えばメモリ回路で構成され、デジタル
信号に変換された入力ビデオ信号Ｓｖを所定時間だけ遅
延させることにより、３次元クロマ信号分離回路８から
出力されるクロマ信号ＳＣと一致したタイミングで入力
ビデオ信号Ｓｖをデジタルアナログ変換回路（Ｄ／Ａ＞
１６に出力する。

デジタルアナログ変換回路１６は、アナログデジタル変
換回路１２、遅延回路１４と同様に第２のクロック信号
ＣＫ２で動作し、遅延された入力ビデオ信号Ｓｖをアナ
ログ信号に戻して減算回路１８に被減算入力として与え
る。ここでも周波数特性の劣化を有効に回避している。

減算回路１８は、デジタルアナログ変換回路１６の出力
信号からクロマ信号ＳＣを減算して輝度信号ＳＹを出力
する。

このように周波数８ｆＳＣの動作速度で入力ビデオ信号
Ｓｖをサンプリングして遅延させ、遅延した入力ビデオ
信号の周波数特性の劣化を有効に回避しているので、分
離された輝度信号ＳＹの高域の劣化をも有効に回避して
いる。

因に、入力ビデオ信号ＳＹの遅延処理だけでなくクロマ
信号ＳＣの分離処理も、周波数８　ｆ　ｓｃで処理する
ことが考えられる。しかし、このようにすれば、この分
クロマ信号ＳＣの分離処理回路の構成が複雑、大型化し
てしまう。

従って、この第１実施例のように、入力ビデオ信号Ｓｖ
の遅延処理だけを周波数８ｆＳＣを有する第２のクロッ
クＣＫ２で動作させれば、解像度の劣化防止に役立つ最
少部分だけが周波数８ｆＳＣで動作することになり、解
像度劣化防止と構成の簡易化との総合の利点が最も大き
くなる。

なお、この実施例において、アナログデジタル変換回路
６．３次元クロマ信号分離回路８及びデジタルアナログ
変換回路１０は、周波数４ｆＳＣの第１のクロック信号
ＣＫ１を基準にして入力ビデオ信号Ｓｖからクロマ信号
ＳＣを分離するクロマ信号分離回路を構成しており、ま
た、アナログデジタル変換回路１２、遅延回路１４、デ
ジタルアナログ変換回路１６は、周波数８ｆＳＣの第２
のクロック信号ＣＫ２を基準にして動作し、減算回路１
８は、クロマ信号ＳＣに基づいて入力ビデオ信号ＳＶか
ら輝度信号ＳＹを分離する輝度信号分離回路を構成して
いる。

以上の構成において、広帯域化された入力ビデオ信号（
７ＭＨｚ以上の周波数帯域を有する入力ビデオ信号）Ｓ
ｖは、クロック信号作成回路４に与えられ、ここで周波
数４ｆＳＣ及び８ｆＳＣのクロック信号ＣＫ１及びＣＫ
２が作成される。

入力ビデオ信号ＳＶは、第１のクロック信号ＣＫ１で動
作するアナログデジタル変換回路６．３次元クロマ信号
分離回路８及びデジタルアナログ変換回路１０を順次弁
して周波数４ｆＳＣでデジタル信号処理され、クロマ信
号ＳＣが分離される。

また、入力ビデオ信号Ｓｖは、第２のクロック信号ＣＫ
２で動作するアナログデジタル変換回路１２、遅延回路
１４及びデジタルアナログ変換回路１６を順次弁して、
周波数８ｆＳＣでデジタル信号処理されて所定時間だけ
遅延され、この遅延された入力ビデオ信号からクロマ信
号ＳＣが減算されて輝度信号ＳＹが抽出される。

以上の構成によれば、周波数４ｆＳＣの動作速度でクロ
マ信号ＳＣを抽出した後、周波数８ｆＳＣでデジタル信
号処理した入力ビデオ信号からこのクロマ信号ＳＣを減
算して輝度信号ＳＹを抽出したことにより、周波数特性
の劣化を有効に回避して輝度信号ＳＹを抽出し得、かく
して解像度の劣化を有効に回避することができる。

第１図との対応部分に同一符号を付して示す第２図は、
デジタル信号の段階で輝度信号ＳＹを分離する第２実施
例のＹ／Ｃ分離回路２０を示すものである。

このＹ／Ｃ分離回路２０においては、３次元クロマ信号
分離回路８から出力されたデジタルクロマ信号ＤＣが補
間回路２２に与えられる。補間回路２２は、第１のクロ
ック信号ＣＫＩに同期した周波数４ｆＳＣで連続するデ
ジタルクロマ信号ＤＣを例えば直線補間の手法を用いて
補間処理し、第２のクロック信号ＣＫ２と同期した周波
数８ｆＳＣのデジタルクロマ信号ＤＣＩに変換する。減
算回路２４は、遅延回路１４及びデジタルアナログ変換
回路１６間に介挿されてデジタルクロマ信号ＤＣ１をう
け、遅延回路１４から出力される入力ビデオ信号からデ
ジタルクロマ信号ＤＣＩを減算して輝度信号ＳＹを分離
する。

かくして、デジタル信号の段階で輝度信号ＳＹを分離し
得ることから、Ｙ／Ｃ分離回路２０全体を容易に集積回
路化し得る。

デジタル信号の段階で輝度信号ＳＹを分離しているとい
う違いはあるが、この第２実施例によって為、第１実施
例と同様の効果を得ることができる。

第３図は第３実施例のＹ／Ｃ分離回路３０を示すもので
ある。

このＹ／Ｃ分離回路３０は、第１図に示した第１実施例
におけるアナログデジタル変換回路１２、遅延回路１４
及びデジタルアナログ変換回路１６でなる構成部分に代
えて、広帯域遅延線３４を用いて入力ビデオ信号Ｓｖを
遅延させるようにしたものである。

広帯域遅延線３４を用いるようにすれば、入力ビデオ信
号Ｓνをデジタル信号に変換しなくてもよいことから、
デジタル信号処理による遅延処理の際に生じる周波数特
性の劣化をより一段と回避することができる。周波数特
性の劣化を有効に回避して入力ビデオ信号Ｓνを遅延し
得ることから、輝度信号ＳＹの解像度の劣化を有効に回
避することができる。

すなわち、この第３実施例によっても、第１実施例及び
第２実施例と同様な効果を得ることができる。

なお、上述の実施例においては、第２のクロック信号Ｃ
Ｋ２の周波数を周波数８ｆＳＣに設定した場合について
述べたが、本発明はこれに限らず、必要に応じて第１の
クロック信号ＣＫ１に対して２倍以上の整数倍の周波数
に自由に設定することができる。

さらに、上述の実施例においては、フレーム相関を利用
してクロマ信号ＳＣを抽出する場合について述べたが、
本発明はこれに限らず、周波数分離、垂直相関を利用す
る場合に広く適用することができる。

［発明の効果］ 上述のように、第１の本発明によれば、サンプリング周
波数４ｆＳＣで入力ビデオ信号をデジタル信号処理して
クロマ信号を抽出した後、元の入力ビデオ信号から減算
して輝度信号を分離するようにしたので、構成を特に複
雑大型にすることなく解像度の劣化を有効に回避するこ
とができる。

第２の本発明によれば、入力ビデオ信号を周波数４ｆｓ
ｃの整数倍のサンプリング周波数でデジタル信号処理し
て輝度信号を分離するようにしたので、構成を特に複雑
大型にすることなく解像度の劣化を防止することができ
る。

【図面の簡単な説明】

第１図は本発明によるＹ／Ｃ分離回路の第１実施例を示
すブロック図、第２図はその第２実施例を示すブロック
図、第３図はその第３実施例を示すブロック図である。 １．２０．３０・・・Ｙ／Ｃ分離回路、４．３２・・・
クロック信号作成回路、６，１２・・・アナログデジタ
ル変換回路、８・・・３次元クロマ信号分離回路、１０
．１６・・・デジタルアナログ変換回路、１４・・・遅
延回路、１８．２４・・・減算回路、３４・・・広帯域
遅延線。 第１実施例の構成 第１図

Claims (2)

【特許請求の範囲】
1. （１）入力ビデオ信号の色副搬送波信号に対して周波数
   が４倍の第１のクロック信号を作成するクロック信号作
   成回路と、 上記第１のクロック信号を基準にして動作し、上記入力
   ビデオ信号からクロマ信号と輝度信号とを分離してクロ
   マ信号だけを出力するクロマ信号分離回路と、 上記クロマ信号に基づいて、上記入力ビデオ信号から輝
   度信号を分離する輝度信号分離回路とを備えたことを特
   徴とするＹ／Ｃ分離回路。
2. （２）入力ビデオ信号の色副搬送波信号に対して周波数
   が４倍の第１クロック信号と、この第１のクロック信号
   に対して周波数が２以上の整数倍の第２のクロック信号
   とを出力するクロック信号作成回路と、 上記第１のクロック信号を基準にして、上記入力ビデオ
   信号からクロマ信号を分離するクロマ信号分離回路と、 上記第２のクロック信号を基準にして動作し、分離され
   た上記クロマ信号に基づいて、上記入力ビデオ信号から
   輝度信号を分離する輝度信号分離回路とを備えたことを
   特徴とするＹ／Ｃ分離回路。