JPH03121524A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH03121524A JPH03121524A JP26049389A JP26049389A JPH03121524A JP H03121524 A JPH03121524 A JP H03121524A JP 26049389 A JP26049389 A JP 26049389A JP 26049389 A JP26049389 A JP 26049389A JP H03121524 A JPH03121524 A JP H03121524A
- Authority
- JP
- Japan
- Prior art keywords
- register
- contents
- value setting
- setting register
- request signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータに関し、特にＡ／Ｄ変換
回路を備えたマイクロコンピュータに関する。
回路を備えたマイクロコンピュータに関する。
従来、かかるＡ／Ｄ変換回路を備えたマイクロコンピュ
ータは、Ａ／Ｄ変換回路によるＡ／Ｄ 変換終了時にＡ
／Ｄ変換値に関係なく割込み要求信号を発生している。
ータは、Ａ／Ｄ変換回路によるＡ／Ｄ 変換終了時にＡ
／Ｄ変換値に関係なく割込み要求信号を発生している。
上述した従来のマイクロコンピュータは、Ａ／Ｄ変換回
路におけるＡ／Ｄ変換終了時にＡ／Ｄ変換値に関係なく
割込み要求信号を発生するため、割込みプログラム内で
Ａ／Ｄ変換値を参照して必要とする値であるか否かを確
認する手間を要するだけでなく、必要でないＡ／Ｄ変換
値の場合も割込み要求信号を発生させてしまうという欠
点がある。
路におけるＡ／Ｄ変換終了時にＡ／Ｄ変換値に関係なく
割込み要求信号を発生するため、割込みプログラム内で
Ａ／Ｄ変換値を参照して必要とする値であるか否かを確
認する手間を要するだけでなく、必要でないＡ／Ｄ変換
値の場合も割込み要求信号を発生させてしまうという欠
点がある。
本発明の目的は、かかる割込み処理内でＡ／Ｄ変換値を
確認する手間を省くことのできるマイクロコンピュータ
を提供することにある。
確認する手間を省くことのできるマイクロコンピュータ
を提供することにある。
本発明のマイクロコンピュータは、アナログ信号を入力
してデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ
／Ｄ変換回路の出力を記憶するレジスタと、あらかじめ
所定の値に設定される少なくとも１つ以上の所定値設定
レジスタと、前記Ａ／Ｄ変換回路の出力を記憶するレジ
スタおよび前記所定値設定レジスタの値を比較し且つそ
の大小あるいは範囲内の判定を行なった結果により割込
み要求信号を出力する比較回路とを有して構成される。
してデジタル信号に変換するＡ／Ｄ変換回路と、前記Ａ
／Ｄ変換回路の出力を記憶するレジスタと、あらかじめ
所定の値に設定される少なくとも１つ以上の所定値設定
レジスタと、前記Ａ／Ｄ変換回路の出力を記憶するレジ
スタおよび前記所定値設定レジスタの値を比較し且つそ
の大小あるいは範囲内の判定を行なった結果により割込
み要求信号を出力する比較回路とを有して構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すマイクロコンピュータ
のブロック図である。
のブロック図である。
第１図に示すように、本実施例はアナログ信号ｌをＡ／
Ｄ変換するＡ／Ｄ変換回路２と、変換終了後にＡ／Ｄ変
換回路２の出力を記憶するレジスタ３と、最小値設定レ
ジスタ６及び最大値設定レジスタ７と、これらのレジス
タ６．７を制御してレジスタ３の内容と比較する対象を
決める制御回路５と、レジスタ３の内容と最小値設定レ
ジスタ６あるいは最大値設定レジスタ７との内容を比較
し且つ最小値と最大値の間にレジスタ３の内容が存在し
たときに割込み要求信号８を出力する比較回路４とを有
して構成される。
Ｄ変換するＡ／Ｄ変換回路２と、変換終了後にＡ／Ｄ変
換回路２の出力を記憶するレジスタ３と、最小値設定レ
ジスタ６及び最大値設定レジスタ７と、これらのレジス
タ６．７を制御してレジスタ３の内容と比較する対象を
決める制御回路５と、レジスタ３の内容と最小値設定レ
ジスタ６あるいは最大値設定レジスタ７との内容を比較
し且つ最小値と最大値の間にレジスタ３の内容が存在し
たときに割込み要求信号８を出力する比較回路４とを有
して構成される。
かかるマイクロコンピュータにおいて、まずあらかじめ
内部バス９を介して設定さｈる最小値設定レジスタ６の
内容とレジスタ３の内容が比較回路４で比較される。こ
のとき、レジスタ３の内容−が最小値設定レジスタ６の
内容よりも大きい場合には、さらにレジスタ３の内容と
あらかじめ設定しである最大値設定レジスタ７との内容
が比較回路４で比較される。このレジスタ３の内容が最
大値設定レジスタ７の内容より小さい場合、所定範囲に
入っているものとして、割込み要求信号８を内部バス９
に出力する。
内部バス９を介して設定さｈる最小値設定レジスタ６の
内容とレジスタ３の内容が比較回路４で比較される。こ
のとき、レジスタ３の内容−が最小値設定レジスタ６の
内容よりも大きい場合には、さらにレジスタ３の内容と
あらかじめ設定しである最大値設定レジスタ７との内容
が比較回路４で比較される。このレジスタ３の内容が最
大値設定レジスタ７の内容より小さい場合、所定範囲に
入っているものとして、割込み要求信号８を内部バス９
に出力する。
尚、上述した実施例では、Ａ／Ｄ変換回路の出力があら
かじめ設定された範囲になったときに割込み要求信号を
発生させる例であったが、あらかじめ設定された値以上
になったとき、あるいはあらかじめ設定された値以下に
なったときに割込み要求信号を発生させてもよい。
かじめ設定された範囲になったときに割込み要求信号を
発生させる例であったが、あらかじめ設定された値以上
になったとき、あるいはあらかじめ設定された値以下に
なったときに割込み要求信号を発生させてもよい。
以上説明したように、本発明のマイクロコンピュータは
、あらかじめ最小値設定レジスタと最大値設定レジスタ
等にデータをセットしておき、必要なＡ／Ｄ変換値のと
きだけ割込みを発生させることにより、割込み処理内で
Ａ／Ｄ変換値をわざわざ確認する手間を省略できるとい
う効果がある。
、あらかじめ最小値設定レジスタと最大値設定レジスタ
等にデータをセットしておき、必要なＡ／Ｄ変換値のと
きだけ割込みを発生させることにより、割込み処理内で
Ａ／Ｄ変換値をわざわざ確認する手間を省略できるとい
う効果がある。
第１図は本発明の一実施例を示すマイクロコンピュータ
のブロック図である。 １・・・・・・アナログ信号、２・・・・・・Ａ／Ｄ変
換回路、３・・・・・・レジスタ、４・・・・・・比較
回路、５・・・・・・制御回路、６・・・・・・最小値
設定レジスタ、７・・・・・・最大値設定レジスタ、８
・・・・・・割込み要求信号、９・・・・・・内部バス
。 党 １ 口
のブロック図である。 １・・・・・・アナログ信号、２・・・・・・Ａ／Ｄ変
換回路、３・・・・・・レジスタ、４・・・・・・比較
回路、５・・・・・・制御回路、６・・・・・・最小値
設定レジスタ、７・・・・・・最大値設定レジスタ、８
・・・・・・割込み要求信号、９・・・・・・内部バス
。 党 １ 口
Claims (1)
- アナログ信号を入力してデジタル信号に変換するＡ／Ｄ
変換回路と、前記Ａ／Ｄ変換回路の出力を記憶するレジ
スタと、あらかじめ所定の値に設定される少なくとも１
つ以上の所定値設定レジスタと、前記Ａ／Ｄ変換回路の
出力を記憶するレジスタおよび前記所定値設定レジスタ
の値を比較し、且つその大小あるいは範囲内の判定を行
なった結果により割込み要求信号を出力する比較回路と
を有することを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26049389A JPH03121524A (ja) | 1989-10-04 | 1989-10-04 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26049389A JPH03121524A (ja) | 1989-10-04 | 1989-10-04 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03121524A true JPH03121524A (ja) | 1991-05-23 |
Family
ID=17348731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26049389A Pending JPH03121524A (ja) | 1989-10-04 | 1989-10-04 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03121524A (ja) |
-
1989
- 1989-10-04 JP JP26049389A patent/JPH03121524A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03121524A (ja) | マイクロコンピュータ | |
| JPS6234355Y2 (ja) | ||
| JPH0290234A (ja) | マイクロコンピュータの割込制御回路 | |
| JPH04120676A (ja) | Ａ／ｄコンバータシステム | |
| JPH0335666A (ja) | 映像信号クランプ回路 | |
| JPS6349823A (ja) | マイクロコンピユ−タ | |
| KR880002133B1 (ko) | 리얼 타임(Real Time)화상-디지트 변환회로 | |
| JPH01224827A (ja) | 入力データ制御回路 | |
| JPH08293791A (ja) | アナログ／ディジタル変換装置 | |
| JPH0745786Y2 (ja) | フルレベル検出回路 | |
| JPH04633A (ja) | 信号処理装置 | |
| JPH0683985A (ja) | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ | |
| JPS61192175A (ja) | ゴ−スト除去装置 | |
| JPH01219673A (ja) | データ比較装置 | |
| JPH06350449A (ja) | 電子ボリューム装置 | |
| NL8702144A (nl) | Halfgeleiderinrichting met videosignaalverwerkingsketen. | |
| JPH0434314A (ja) | 誤差検出回路 | |
| JPH03143025A (ja) | Ａ／ｄ変換器 | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JPH0287221A (ja) | マイクロコンピュータ | |
| JPH057156A (ja) | Ａ／ｄ変換器の故障検出装置 | |
| JPS62111393A (ja) | シンクロデ−タ平滑装置 | |
| JPH08137722A (ja) | 半導体集積回路装置 | |
| JPS5890241A (ja) | デ−タ処理装置 | |
| JPS60111519A (ja) | ウインドウコンパレ−タ |