JPS62111393A - シンクロデ−タ平滑装置 - Google Patents
シンクロデ−タ平滑装置Info
- Publication number
- JPS62111393A JPS62111393A JP25072885A JP25072885A JPS62111393A JP S62111393 A JPS62111393 A JP S62111393A JP 25072885 A JP25072885 A JP 25072885A JP 25072885 A JP25072885 A JP 25072885A JP S62111393 A JPS62111393 A JP S62111393A
- Authority
- JP
- Japan
- Prior art keywords
- value register
- contents
- output value
- data smoothing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ステップ状に変化するデジタル信号をシンク
ロ電機信号に変換するD−8変換器に係り、特に、D−
8変換器の出力信号を滑らかに変化する信号にするシン
クロデータ平滑装置に関する。
ロ電機信号に変換するD−8変換器に係り、特に、D−
8変換器の出力信号を滑らかに変化する信号にするシン
クロデータ平滑装置に関する。
特開昭57−17098号公報に記載された従来のD−
8変換器においては、負荷状況等に応じて出力すべきデ
ータを例えばコンピュータで設定し、該設定値をデジタ
ル値として一定周期でD−8変換器に与え、これに応じ
たシンクロ電機信号を得ている。このため、この出力値
はステップ状になり、この信号を受けるアナログ袋縫の
円滑な制御が阻害される。これを避けるため設定周期を
短くしてステップ状の変化)f:滑らかにすることは、
コンピュータ等の負荷を増大させることになる。
8変換器においては、負荷状況等に応じて出力すべきデ
ータを例えばコンピュータで設定し、該設定値をデジタ
ル値として一定周期でD−8変換器に与え、これに応じ
たシンクロ電機信号を得ている。このため、この出力値
はステップ状になり、この信号を受けるアナログ袋縫の
円滑な制御が阻害される。これを避けるため設定周期を
短くしてステップ状の変化)f:滑らかにすることは、
コンピュータ等の負荷を増大させることになる。
本発明の目的は、ステップ状に変化するデジタル値を平
滑してD−8変換器に入力し、D−8変換器が滑らかに
変化するシンクロ電機信号を出力するようにしたシンク
ロデータ平滑装置を提供することにある。
滑してD−8変換器に入力し、D−8変換器が滑らかに
変化するシンクロ電機信号を出力するようにしたシンク
ロデータ平滑装置を提供することにある。
上記目的を達成する為、本発明では、D−8変換器に前
置するシンクロデータ平滑装置を、最新のデジタル入力
値を保持する入力値レジスタと、出力値に対応したデジ
タル値を保持する出力値レジスタと、両レジスタの内容
を比較する比較器と、該比較器の比較結果による大小関
係に基づいて前記出力値レジスタの内容を正若しくは負
の方向に所要の変化率で変化させる制御手段とで構成す
る。
置するシンクロデータ平滑装置を、最新のデジタル入力
値を保持する入力値レジスタと、出力値に対応したデジ
タル値を保持する出力値レジスタと、両レジスタの内容
を比較する比較器と、該比較器の比較結果による大小関
係に基づいて前記出力値レジスタの内容を正若しくは負
の方向に所要の変化率で変化させる制御手段とで構成す
る。
以下、本発明の一実施例を図面を参照して説明する。
第1図はシンクロデータ平滑装置の構成図である。シン
クロデータ平滑装置は、例えばコンピュータにより算出
されたデジタル値が入力される入力1Mレジスタ1と、
アンプダウン機能を有する出力値レジスタ2と、両レジ
スタ1.2の内容を比較する比較器3と、該比較結果に
より出力値レジスタ2の内容を常に所要の速度で減少も
しくは増加させるアップダウン制御器4と、前記所要の
速度つまり変化率を決めるクロック信号発生器5とで構
成され、出力値レジスタ2の出力がD−8変換器6に入
力するようになっている。
クロデータ平滑装置は、例えばコンピュータにより算出
されたデジタル値が入力される入力1Mレジスタ1と、
アンプダウン機能を有する出力値レジスタ2と、両レジ
スタ1.2の内容を比較する比較器3と、該比較結果に
より出力値レジスタ2の内容を常に所要の速度で減少も
しくは増加させるアップダウン制御器4と、前記所要の
速度つまり変化率を決めるクロック信号発生器5とで構
成され、出力値レジスタ2の出力がD−8変換器6に入
力するようになっている。
斯かる構成により、第2図に破線で示すステップ状のデ
ジタル値が入力値レジスタ1に入力すると、比較器3は
この入力値レジスタ1と出力値レジスタ2との内容の比
較を常に行ない、その結果をアップダウン制御器4に伝
える。アップダウン制御器4は、入力値レジスタ1の内
容が出力値レジスタ2の内容より大きい場合にはクロッ
ク周波数の周期により出力値レジスタ2の内容を小刻み
に増加させ、入力値レジスタ1の内容が出力値レジスタ
2の内容より小さい場合にはクロック周波数の周期で出
力値レジスタ2の内容を小刻みに減少させ、最終的に両
レジスタ1.2の内容が一致するように制御する。
ジタル値が入力値レジスタ1に入力すると、比較器3は
この入力値レジスタ1と出力値レジスタ2との内容の比
較を常に行ない、その結果をアップダウン制御器4に伝
える。アップダウン制御器4は、入力値レジスタ1の内
容が出力値レジスタ2の内容より大きい場合にはクロッ
ク周波数の周期により出力値レジスタ2の内容を小刻み
に増加させ、入力値レジスタ1の内容が出力値レジスタ
2の内容より小さい場合にはクロック周波数の周期で出
力値レジスタ2の内容を小刻みに減少させ、最終的に両
レジスタ1.2の内容が一致するように制御する。
このため、出力値レジスタ2の内容は入力値レジスタ1
の内容に近づくように一定の変化率で変化し、第2図の
実線で示す信号が出力値レジスタ2から出力される。こ
の出力がD−8変換器6に入力することにより、D−8
変換器6から出力されるシンクロ電機信号は滑らかな信
号となり、後段の図示しないアナログ装置の円滑な制御
が行なわれる。
の内容に近づくように一定の変化率で変化し、第2図の
実線で示す信号が出力値レジスタ2から出力される。こ
の出力がD−8変換器6に入力することにより、D−8
変換器6から出力されるシンクロ電機信号は滑らかな信
号となり、後段の図示しないアナログ装置の円滑な制御
が行なわれる。
以上述べたように、本発明によれば、例えばコンピュー
タで算出した値をシンクロ電機信号に変換してアナログ
装置に伝達する場合、出力値レジスタの内容をある一定
の変化率で減少もしくは増加させて、入力値レジスタの
内容に近スケるようにしたので、コンピュータの負荷ヲ
増大させることなく滑らかに変化するシンクロ電気信号
を得ることができる。これにより複雑かつ高価な信号平
滑装置はを必要とすることなく、アナログ装置の円滑な
制御が可能となる0
タで算出した値をシンクロ電機信号に変換してアナログ
装置に伝達する場合、出力値レジスタの内容をある一定
の変化率で減少もしくは増加させて、入力値レジスタの
内容に近スケるようにしたので、コンピュータの負荷ヲ
増大させることなく滑らかに変化するシンクロ電気信号
を得ることができる。これにより複雑かつ高価な信号平
滑装置はを必要とすることなく、アナログ装置の円滑な
制御が可能となる0
第1図は本発明の一実施例に係るシンクロデータ平滑装
置のブロック構成図、第2図は第1図に示すシンクロデ
ータ平滑装置の入力値と出力値を示すグラフである0 1・・・入力値レジスタ 2・・・出力値レジスタ3・
・・比較器 4・・・アップダウン制御器 5・・・タ
ロツク信号発生器 6・・・D−8変換喘もl 区 車2図 時間□
置のブロック構成図、第2図は第1図に示すシンクロデ
ータ平滑装置の入力値と出力値を示すグラフである0 1・・・入力値レジスタ 2・・・出力値レジスタ3・
・・比較器 4・・・アップダウン制御器 5・・・タ
ロツク信号発生器 6・・・D−8変換喘もl 区 車2図 時間□
Claims (1)
- 1、最新のデジタル入力値を保持する入力値レジスタと
、アップダウン機能を有する出力値レジスタと、両レジ
スタの内容を比較する比較器と、該比較器の比較結果に
よる大小関係に基づいて前記出力値レジスタの内容を正
もしくは負の方向に所要の変化率で増減させる制御手段
とでなるシンクロデータ平滑装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25072885A JPS62111393A (ja) | 1985-11-11 | 1985-11-11 | シンクロデ−タ平滑装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25072885A JPS62111393A (ja) | 1985-11-11 | 1985-11-11 | シンクロデ−タ平滑装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62111393A true JPS62111393A (ja) | 1987-05-22 |
Family
ID=17212161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25072885A Pending JPS62111393A (ja) | 1985-11-11 | 1985-11-11 | シンクロデ−タ平滑装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62111393A (ja) |
-
1985
- 1985-11-11 JP JP25072885A patent/JPS62111393A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6146186A (ja) | 速度制御方法 | |
EP0144143A2 (en) | Circuit arrangement for adjusting sound volume | |
JPS62111393A (ja) | シンクロデ−タ平滑装置 | |
JPS6378610A (ja) | 2逓倍クロツク発生回路 | |
US5287045A (en) | Fully digital apparatus for controlling operation of electric motor | |
JPS60176487A (ja) | 誘導電動機の速度制御装置 | |
JPS596781A (ja) | 電動機用可変電圧制御装置 | |
JP2537194B2 (ja) | デジタル/シンクロ変換器の零点補正回路 | |
JPS60165120A (ja) | デイジタル・アナログ変換方法 | |
JPH0527907A (ja) | アナログ入力装置 | |
JPS6068167A (ja) | ア−ク溶接用直流電源装置 | |
SU718832A1 (ru) | След ща система | |
JPH029229A (ja) | アナログ・デジタル変換方法 | |
SU1076840A1 (ru) | Преобразователь активной мощности в напр жение посто нного тока | |
JPH0718179Y2 (ja) | 自動利得調整回路 | |
JPS5947230U (ja) | 限時特性付デジタルリレ− | |
JPH11150484A (ja) | 移動体端末における温度変化監視システム | |
JPS61116994A (ja) | 直流モ−タのスイツチングパルス発生装置 | |
JPS5985512A (ja) | 位置制御装置 | |
JPH0290234A (ja) | マイクロコンピュータの割込制御回路 | |
JPH04312021A (ja) | アナログデータ出力回路 | |
JPS6275813A (ja) | 速度制御装置 | |
JPH01243101A (ja) | デジタル制御装置 | |
JPH03121524A (ja) | マイクロコンピュータ | |
JPS6439520A (en) | Resolver digital converting device |