JPH01224827A - 入力データ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １丘欠１ 本発明は外部入力データ制御回路に関し、特に入力デー
タの異常の検出、補正する回路に関する。

良嵐盈韮 従来、外部入力装置から送られる入力データは何ら処理
されることなく検出したデータそのままであり、よって
もし入力データに雑音などで異常が発生した場合、処理
装置ではそのまま処理し異常を検出しないこともある。

入力データの処理が必要な場合には、ソフトウェアによ
って異常データの検出、修正等を行っているのが現状で
ある。

上述した従来の方法、即ち異常入力データの検出、修正
等をソフトウェアで行う場合、常時異常データが混在し
ているか否かをチエツク検出しなければならず、その分
処理時間を資すことになり、全体の処理効率を低下させ
るという欠点がある。

またソフトで何らチエツクを行わない場合、異常データ
が混入するという欠点がある。

ｉ乳立旦蔗 本発明はソフトウェアによる検出、補正をなくしてデー
タ処理装置への負担を軽減して信頼性の高いデータを得
ることが可能な入力データ制御回路を提供することを目
的としている。

１匪凶亙丞 本発明によれば、入力データを保持する第１の保持手段
と、前期筒１の保持手段の保持出力を保持する第２の保
持手段と、前記第１及び第２の保持手段の内容の平均値
を出力する平均出力手段と、前記第２の保持手段及び前
記平均出力手段の出力を択一的に導出する選択手段と、
この選択出力を保持する第３の保持手段と、前記第１及
び第２の保持手段の内容の差の所定倍が前記第２及び第
３の保持手段の内容の差の範囲内か否がを検出してこの
検出結果に応じて前記選択手段の選択動作を切替え制御
する制御手段とを含むことを特徴とする入力データ制御
回路が得られる。

ｘ且ヨ 次に、本発明の実施例について図面を参照して説明する
。

まず第３図を参照して本発明の詳細な説明する。

入力装置から入力されるデータは連続モード時にＡ、Ｂ
、Ｃ，Ｄ、Ｅのポイントデータとして送られるものとす
る。いまＢ点を基準に考えた場合、Ｘ、Ｙ方向にＡ点と
Ｂ点との差のある定められた倍率の範囲内に次のＣ点が
存在するがどうがチエツクする。ここで、倍率を１とす
ると第３図のよな範囲が定まり、Ｃ点は範囲内であるの
で正常なデータとして判断される。

しかし、本来Ｃ点であるべきデータがノイズその他の影
響でＡ、Ｂ、ＣＩ　、Ｄ、Ｅの様なデータが送られた場
合、このＣ１のデータは有効範囲外であるので正常デー
タとは判断されず、このデータは排除されて代わりに次
のＤ点のデータは範囲内にあるので、Ｂ点とＤ点との中
間点をＣ点の補正値として使用される。

このように、現データを前のデータと比較し、前の移動
量のある倍率（外部より１旨示）の範囲内にあれば正常
とし、範囲外であれば前のデータと次のデータとの平均
値を補正値として使用するのである。

次に具体的実施例として第１図を参照して説明する。第
１図において入力装置３は、入力検出部１と、この入力
検出部から送られるアナログデータをアナログ／ディジ
タル変換するＡ／Ｄ変換部２とからなる。この入力装置
３から送られるデジタルデータは第ルジスタ４、第２レ
ジスタ５を通り選択回路８を経て処理装置９へ送られる
。

また第ルジスタ４、第２レジスタ５、第３レジスタ６、
及び第２フリツプフロツプ１４へ供給するクロックを発
生するタロツク発生回路１３があり、さらに連続モード
か否かを指示する第１のフリップフロップ１０、連続デ
ータの差の倍率を保持する倍率レジスタ１１、また第２
のレジスタ５の出力をそのまま保持する第３レジスタ６
、さらに第ルジスタ４と第２レジスタ５の差が第２レジ
スタ５と第３レジスタ６との差に倍率レジスタ１１の値
を乗じたものより大きいか否かを検出する比較器１２、
第ルジスタ４と第２レジスタ５の内容の平均値を出力す
る平均出力回路７及び比較器１２の出力結果を保持する
第２のフリップフロップ１４から構成される。

かかる構成において、入力装置３から連続データＡ、Ｂ
、Ｃ，が送られ第ルジスタ４にはＣ２第２レジスタ５に
Ｂ、第３レジスタ６にはＡが保持されていたとする。こ
のとき各々のレジスタの内容Ａ、Ｂ、Ｃ及び倍率レジス
タ１１の内容αが比較器１２に入力される。この比較器
１２の出力１７はｌ　Ｂ−ＣＩ≦α１Ａ−Ｂ　ｌの時“
０”となりｌ　Ｂ−ＣＩ　＞αｌ　Ａ−Ｂ　ｌの時“１
″となる。

第３図のＡ、Ｂ、Ｃが入力されている場合、比較器１２
の出力１７は“０”となり信号１８は“１”となる。従
って、クロック発生回路１３より送られるクロック２１
はアンド回１１４１５を通して第２レジスタ５、第３レ
ジスタ６へ供給され、第２レジスタ５はＣを、第３レジ
スタ６はＢを夫々取込む。

また信号１８は第２フリプフロツプ１４にセットされ信
号２０は“１”となり、選択回路８の選択信号として第
２レジスタ５の出力を処理装置９へ送る。

次に第ルジスタ４に０１　、第２レジスタ５にＢ、第３
レジスタ６にＡがセットされている場合、第３図の場合
０１は範囲外にある（　ｌ　Ｂ−ＣＩ　＞αＩＡ−Ｂｌ
）、従って、比較器１２の出力１７は“１′となり、連
続モードの場合第１のフリップフロップ１０は処理装置
９により“１″にセットされているため、ナンド回路１
６の出力１８は“Ｏ″となり、第２フリツプ７０ツブ１
４はＯ″に、またゲート回路１５により第２レジスタ５
、第３レジスタ６に送られるクロック９は抑止される。

従って、第２、第３のレジスタの内容Ｂ、Ａは変らず第
１のレジスタ４の内容はＣ１からＤに変化する。このこ
とはＣ１のデータが排除されたことになる。

さらに、第２のフリップフロップ１４は“０″にセット
されているため、出力２０は“０″となり選択回路８は
平均出力回路１７の出力を選択し処理装置９へ送ること
になる。即ち平均出力回路１７は第ルジスタ４の内容り
と第２レジスタ５の内容Ｂの平均値（Ｂ＋Ｄ＞／２なる
値を出力するため、処理装置９にはＣ１の代わりにＢと
Ｄの中間点の値が補正されて得られることになる。

第２図は第１図におけるクロック２１．第ルジスタ４、
第２レジスタ５、第３レジスタ６及び選択回路８の出力
で処理装置９へ送られるデータの状態を示したものであ
る。第２図（ａ）は正常なデータＡ、Ｂ、Ｃ，Ｄ、Ｅが
送られた場合であり、処理装置９にはＡ、Ｂ、Ｃ，Ｄ、
Ｅが送られる。

第２図（ｂ）は異常データＣ１が混入した場合の例であ
り、クロック２１が送られなくなり、Ｃ１のデータは第
２レジスタ５には取込まれない。

従って、処理装置９へはＡ、Ｂ、（Ｂ＋Ｄ）／２、Ｄ、
Ｅなるデータが順次送られるのである。

北５しυ１愚 以上説明したように、本発明によれば、ハードウェアに
て連続するデータを比較しその差が前のデータの差にあ
る指示された倍率を乗じた範囲内にあるか否かをチエツ
クし、範囲外のデータは異常値として排除して次のデー
タとの平均値を補正値として送出することにより、信頼
性の高いデータを得ることができ、ソフトウェアによる
検出、補正をなくすことにより処理装置への負惧を軽減
し本来のデータ処理を高速に行えるという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図は第１図
の実施例のタイミングチャート、第３図は入力データの
例を示す図である。 主要部分の符号の説明 ３・・・・・・入力装置 ４．５．６・・・・・・レジスタ ７・・・・・・平均出力回路 ８・・・・・・選択回路 ９・・・・・・処理装置 １１・・・・・・倍率レジスタ １２・・・・・・比較器

Claims (1)

【特許請求の範囲】
1. （１）入力データを保持する第１の保持手段と、前期第
   １の保持手段の保持出力を保持する第２の保持手段と、
   前記第１及び第２の保持手段の内容の平均値を出力する
   平均出力手段と、前記第２の保持手段及び前記平均出力
   手段の出力を択一的に導出する選択手段と、この選択出
   力を保持する第３の保持手段と、前記第１及び第２の保
   持手段の内容の差の所定倍が前記第２及び第３の保持手
   段の内容の差の範囲内か否かを検出してこの検出結果に
   応じて前記選択手段の選択動作を切替え制御する制御手
   段とを含むことを特徴とする入力データ制御回路。