JPH03117027A - 定常位相誤差異常検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、位相同期発振器の動作監視のために設置され
る定常位相誤差異常検出回路に関し、特に位相比較周波
数が高い位相同期発振器に適した定常位相誤差異常検出
回路に関する。

〔従来の技術〕

従来の定常位相誤差異常検出回路を用いた位相同期発振
器の構成を第４図に示す。同図において、参照番号１は
位相比較回路、２は電圧制御発振回路、３は分周回路、
４は定常位相誤差異常検出回路、Ｔ１は位相同期発振器
への入力端子、Ｔ２は位相同期発振器の出力信号の出力
端子を、それぞれ示す。

従来の定常位相誤差異常検出回路４の構成例を第５図に
示す。同図において、参照記号Ｔ３は入力端子Ｔ１と接
続された入力端子、Ｔ４は出力端子Ｔ２と接続された入
力端子、５は入力端子Ｔ３から入力する信号ａ（第６図
参照）の立ち上がりエツジで一定時間レベル「１」の信
号Ｃ（第６図参照）を出力する時限回路、６は入力端子
Ｔ４から入力する信号ｂ（第６図参照）の立ち上がりエ
ツジで一定時間レベル「１」の信号ｄ（第６図参照）を
出力する時限回路、７は信号すの立ち上がりエツジで信
号Ｃをリタイミングして信号ｅ（第６図参照）を出力す
るりタイミング回路、８は信号ａの立ち上がりエツジで
信号ｄをリタイミングして信号ｆ（第６図参照）を出力
するりタイミング回路、９は信号ｅおよびｆのＮＡＮＤ
をとりアラーム用の信号ｇ（第６図参照）として出力す
る論理回路である。

第６図に示す信号ｇは、レベル「１」で定常位相誤差異
常を示す。正常状態では、信号すのｎ番目の立ち上がり
エツジの位置は、信号ａのｎ番目の立ち上がりエツジの
位置と（ｎ　＋　１　）番目の立ち上がりエツジの位置
との間で、信号ａの立ち上がりエツジと信号すの立ち上
がりエツジとの相対位置関係が一定になるように変化し
ている。定常位相誤差異常とは、信号ａの立ち上がりエ
ツジと信号すの立ち上がりエツジとの相対位置関係が一
方的に変化する状態を言う。すなわち、信号すの立ち上
がりエツジの位置が信号ａのそれを基準として特定の範
囲内でのみ前後している場合は定常位相誤差異常となら
ず、信号すの立ち上がりエツジの位置が信号ａのそれに
対して一方的に遅れていったり、進んでいったりすると
定常位相誤差異常となる。第６図に示す信号ａ、ｂの場
合、３パルス目までは信号の立ち上がりエツジの位置が
、信号ａの立ち上がりエツジと次の立ち上がりエツジの
間とで変化しているので定常位相誤差異常ではない。し
かし、４パルス目となると、信号すの立ち上がりエツジ
は信号ａの次の立ち上がり位置よりも遅れてしまうので
、ここで定常位相誤差異常となる。

従来の定常位相誤差異常検出回路では、時限回路５，６
にはモノステーブルマルチバイブレータ回路を用い、そ
の時定数の設定には抵抗とコンデンサとを用いている。

〔発明が解決しようとする課題〕

前述の従来の定常位相誤差異常検出回路は、時限回路に
モノステーブルマルチバイブレータ回路を用いて抵抗と
コンデンサとを用いて時定数を設定しているので、定常
位相誤差異常検出点のばらつきが大きく、位相比較周波
数が高い場合には使用できないという欠点がある。

〔課題を解決するための手段〕

本発明の定常位相誤差異常検出回路は、繰り返しパルス
から成る第１の入力信号とこれよりも周波数が高いクロ
ック信号とに応答して該第１の入力信号のパルスエツジ
の直後に前記クロック信号の周期の複数倍の幅をもつ異
常検出用パルスを発生するパルス発生手段と、繰り返し
パルスから成る第２の入力信号のパルスエツジで前記異
常検出用パルスの有無を読み取って出力するりタイミン
グ回路とを備えている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第３図に本発明による定常位相誤差異常検出回路を適用
した位相同期発振器の構成を示すブロック図である。同
図において、参照番号１７は位相比較回路、１８は電圧
制御発振回路、１９は本発明による定常位相誤差異常検
出回路、２０は分周回路、Ｔｌｌは入力端子を、それぞ
れ示す。

第１図は本発明の一実施例を示すブロック図である。第
１図に付しである端子Ｔ６〜ＴＩＯは、第３図の端子Ｔ
６〜Ｔ１０に対応している。

定常位相誤差異常検出用クロック発生回路１１は、電圧
制御発振回路１８の出力信号ｊをあらかじめ定めた周期
のクロック信号ｋに変換する回路で、定常位相誤差異常
検出用のしきい値を決定する。入力信号ｉは、１ビツト
シフト回路１２．１３．１４によりそれぞれクロック信
号にの１ビツト、２ビツト、３ビツト幅ずつシフトされ
て、出力信号１．ｍ、ｎとして出力される。１ビツトシ
フト回路１３の出力信号ｍは、出力端子ＴＩＯから位相
比較回路１７へ入力される。論理回路１５では、１ビツ
トシフト回路１２の出力信号１と１ビツトシフト回路１
４の出力信号ｎの反転信号との論理積をとって、１ビツ
トシフト回路１３の出力信号ｍの立ち上がりエツジの前
後に各１ビツト幅のバイパルスを発生させる。論理回路
１５の出力信号Ｏは、リタイミング回路１６に入力され
、入力信号りによってリタイミングされて、アラーム信
号ｐとして出力端子Ｔ９から出力する。従来回路では、
位相同期発振器２の出力信号を分周回路３で分周した信
号すをそのまま位相比較回路１へ入力しているが、本実
施例では、位相比較回路１７への入力信号りの立ち上が
りエツジの前後に定常位相誤差異常検出領域を設定させ
るために、１ビツトシフト回路１３の出力信号ｍを位相
比較回路１７に入力している。

第２図は本実施例の動作を例示するための信号タイミン
グ図である。同図において、位相比較回路１７への入力
信号ｍの立ち上がりエツジは次第に遅れていって、入力
信号りの立ち上がりエツジに近づき上述の定常位相誤差
異常検出領域となるバイパルスを入力信号りがリタイミ
ングすることにより、出力端子Ｔ８からアラーム信号ｐ
を出力する。

〔発明の効果〕

以上説明したように、本発明の定常位相誤差異常検出回
路を構成する回路は全てデジタル回路であるので、従来
のモノステーブルマルチバイブレータ回路を使用したア
ナログ回路構成とは異なり、定常位相誤差異常検出点の
ばらつきが小さく、位相比較周波数が高い位相同期発振
器に使用できる効果がある。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は第
１図の回路の動作を説明するための信号タイミング図、
第３図は第１図の回路を適用した位相同期発振器の構成
例のブロック図、第４図は従来の定常位相誤差異常検出
回路を適用した位相同期発振器の構成を示すブロック図
、第５図は従来の定常位相誤差異常検出回路を示すブロ
ック図、第６図は第５図の回路の動作を説明するための
信号タイミング図である。 １１・・・定常位相誤差異常検出用クロック発生回路、
１２〜１４・・・１ビツトシフト回路、１５・・・論理
回路、１６・・・リタイミング回路。

Claims (1)

1. 【特許請求の範囲】 １、繰り返しパルスから成る第１の入力信号とこれより
   も周波数が高いクロック信号とに応答して該第１の入力
   信号のパルスエッジの直後に前記クロック信号の周期の
   複数倍の幅をもつ異常検出用パルスを発生するパルス発
   生手段と、繰り返しパルスから成る第２の入力信号のパ
   ルスエッジで前記異常検出用パルスの有無を読み取って
   出力するりタイミング回路とを備えていることを特徴と
   する定常位相誤差異常検出回路。 ２、前記パルス発生手段は、前記第１の入力信号を前記
   クロック信号の周期あるいはその複数倍ずつ順次にシフ
   トして送出する第１ないし第３のシフト回路と、該第１
   および第３のシフト回路の各送出信号から前記異常検出
   用パルスを発生させる論理回路とを有する請求項１記載
   の定常位相誤差異常検出回路。