JPH03114228A - 金属メッキ配線を有する半導体装置の製造方法 - Google Patents

金属メッキ配線を有する半導体装置の製造方法

Info

Publication number
JPH03114228A
JPH03114228A JP9909690A JP9909690A JPH03114228A JP H03114228 A JPH03114228 A JP H03114228A JP 9909690 A JP9909690 A JP 9909690A JP 9909690 A JP9909690 A JP 9909690A JP H03114228 A JPH03114228 A JP H03114228A
Authority
JP
Japan
Prior art keywords
layer
plating
metal
metal layer
ohmic contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9909690A
Other languages
English (en)
Other versions
JPH0628261B2 (ja
Inventor
Michio Asahina
朝比奈 通雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2099096A priority Critical patent/JPH0628261B2/ja
Publication of JPH03114228A publication Critical patent/JPH03114228A/ja
Publication of JPH0628261B2 publication Critical patent/JPH0628261B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に関し、特に半導体装
置における配線の形成方法に関するものである。
〔従来の技術〕 近年、CLB IO高密度化、高集積化に伴い、微細加
工プロセスの開発が精力的に進められているが、殊に金
属配線方法に関しては未だにA!やAIl系の合金膜の
蒸着・湿式エツチング方法が量産の主流を占めており、
微細化、高信頼性化の障害となっている。
第1図は従来の代表的な配線形成方法による半導体装置
の断面概要図である。
図中、1は半導体基板の上に形成されたLOGO3酸化
膜、−2はポリシリコンゲート、3はリンドープ層間酸
化膜であり、ポリシリコンゲート2と基板拡散層(図示
せず)との導通をとるために、周知のフォトプロセスで
リンドープ層間酸化膜3がコンタクト接続穴として開孔
されている。ポリシリコンゲート2のパターン端部下の
酸化膜は、拡散工程後のエツチング等で多少えぐれるの
で、この上にデポしたリンドープ酸化膜3のポリ段差部
はオーバーハングになってしまう。またコンタクト穴形
状もリンのout diffusionのため、開孔上
部はオーバーハング形状となる。
〔発明が解決しようとする課題〕
■ このような構造の基板にA2又はA2系合金4をデ
ボしたとき、ポリ段差部には5のマウスホールと呼ばれ
る空洞や6のクラックが生じ、信軌性に悪影響を及ぼす
■ また配線パターンはA2又はAI系合金4の上に被
着したレジストをマスクにしてリンー硝酸系エツチング
液を使用し化学的エツチングで形成するが、ポリ段差部
でのレジスト−A2界面からのエツチング液のしみ込み
及びマウスホール、クラックへのエツチング液の浸入等
により、形成される配線には断線、細り、くびれ等が生
じ、半導体装置の歩留りを低下させている。
■ 更に化学的等方エツチングであることから、配線パ
ターンの断面形状は7のようにサイドエツチングが大き
な形状となり、3μm以下の微細配線パターンを精度良
く形成することは困難である。
これらの問題を解消するために、化学的エツチングでな
く、リアクティブイオンエツチングの開発が精力的に押
し進められているが、未だに量産の緒につかない段階で
ある。このリアクティブイオンエツチングでもデボ膜(
A!又はAI系合金4)の形成の必要があるので、配線
の本質的な信鯨度、微細化を達成するには、デポ膜のス
テップカバー性の向上と、露光、エツチング方式の改善
を併せて行うわなければならない。
そこで、本発明は、上記の各問題点を解決するものであ
り、その課題は、ポリ段差部等にいてももともとマウス
ホールやクラックの発生がなく、配線幅の精度が高くし
かも微細配線の形成を可能とする金属メッキ配線を有す
る半導体装置の製造方法を提供することにある。
〔課題を解決するための手段〕
上記課題を解決するために、本発明の講じた手段は、ま
ず、半導体基板上に絶縁膜を形成し、この絶縁膜を開孔
して所要の拡散層又はポリシリコンゲートなどの電極を
露出させてから、この絶縁膜上にスパッタ又は蒸着等で
その拡散層又は電極に導電接触するオーミックコンタク
ト層を形成する。次に必要に応じて、形成されたオーミ
ックコンタクト層の上にバリアメタル層を形成する。そ
して、オーミックコンタクト層又はバリアメタル層の上
にメッキ用下地金属層を形成し、このメッキ用下地金属
層の上にメッキマスク用パターンを形成する。このメッ
キマスク用パターンはメッキ用下地金属層の露出領域上
のみにメッキ層を形成するもので、このパターンに覆わ
れた領域はメッキ層の形成が阻止される。例えばメッキ
マスク用パターンは例えばレジストで形成する。次に、
メッキ液の中に基板を漬けて、メッキ用下地金属層の露
出領域の上に金属メッキを析出成長させる。
金属メッキの析出部の側面はメッキマスク用パターンで
その析出成長が規制されているため、析出部すなわち形
成される金属配線の線幅の精度が良い。金属メッキ配線
の形成は成長発達的に進行するので、断線、細り、くび
れ等の配線品質の問題は解消する。
ここで留意すべき点は、金属メッキ層としては金、銅、
ニッケルなどのメッキ層の形成が容易で、配線材料の選
択自由度が増すことである。従来の化学的エツチングや
ドライエツチングでは、これらの金属配線の形成は殆ど
不可能であった。またポリ段差部などにおいてもメッキ
用下地金属層の露出面を基として析出成長が進行するた
め、Al膜などを堆積的に被着してから選択的に除去す
る従来方法に比して、マウスホールやクラックの発生が
全くない。
この後、メッキマスク用パターンを除去し、イオンミー
リングを施す。このイオンミーリング工程は、メッキ法
による金属配線の形成において必須の後処理工程である
。すなわち、メッキマスク用パターンの除去により露出
したメッキ用下地金属層、バリアメタル層及びオーミッ
クコンタクト層を除去する必要があるが、ウェットエツ
チング又はドライエツチングでも下地層をエツチング除
去できるものの、これらによると折角精度良く形成され
た金属メッキ配線層にサイドエツチングなどが生じてし
まい、メッキ形成法を採用した意義が没却する。
スパッタエツチング法がメッキ用下地金属層。
バリアメタル層及びオーミックコンタクト層の除去のた
めに採用することも考えられるが、しかしながら、スパ
ッタエツチングは一般に10−2Torr程度のArイ
オンエッチで、エツチング速度が非常に遅いため直進性
に乏しい。また、エツチングされた金属などが再被着し
易い。特にメッキ用下地金属層の露出領域は非露出領域
の面禎に比して無視できない割合を持っているから、ス
パッタエツチングは下地層の除去方法としては実用的で
ない。
このような事実に基づいて、本発明者はイオンミーリン
グにより下地層を除去することを見出した。イオンミー
リングは一般に10−’Torr程度のArイオンエッ
チで、エツチング速度が非常に速く直進性が良い。スパ
ッタエツチングより低圧であるから、エツチングされた
金属などが消えてしまい再被着しない。また試料即ち基
板への入射角を変更することでエツチング速度を容易に
変更することができる。このエツチング速度は金属の種
類により異なるが、メッキ下地層と金属メッキ層のエツ
チング速度の比はその入射角の如何で変化する。イオン
ミーリングを施すと、金属メッキ層をマスクとして下地
層の露出領域がエツチング除去されるが、入射角の如何
によりマスクたる金属メッキ層の表面も同時に除去され
る。この同時除去を積極的に利用することにより、副次
的ではあるが、本発明において有意義な技術的効果が生
じる。
すなわち−金属メッキ層も同時にエツチングされること
はステップカバー性が改善し、表面スムージングにする
意義があり、また同時にメッキプロセスで付着したメッ
キ液の塩類などをクリーニングする意義がある。したが
ってイオンミーリング工程は、下地層除去と金属メッキ
層のクリーニング及び表面スムージングの意図で遂行さ
れる。
以下に本発明を添付図面に基づいて更に詳述する。第2
図はコンタクトフォトエツチング上がりの半導体基板を
示す。形成されたリンドープ層間酸化膜3の上には、拡
散層とのオーミックコンタクトを得るためのコンタクト
メタル、メッキ形成用メタル及び必要に応じて金属メッ
キ層とSi基板との拡散防止用のバリアメタルとしての
、下地N8がスパッタ、蒸着等で被着される。
続いてメッキマスク用レジストを塗布し、形成すべき配
線パターン部のレジストを現像で除去し、メッキマスク
用パターン9を下地層8上に形成する。
次に基板全体にメッキ処理を施し、第3図に示すように
、メッキマスク用パターン9をマスクとし、下地層8を
陰極としてこの露出領域上に1〜2μmの厚みの配線材
料を析出させ、金属メッキ層10を形成する。
この金属メッキ層10の形成は下地層8からの析出成長
であるから、ポリ段差部も第3図示の11の如くステッ
プカバー性が非常に良好で、マウスホール、クラックの
発生は皆無である。また、第3図中の13のコンタクト
ホール部も、蒸着のようなSelf−Shadowによ
るつきまわりの悪さがなく、リフローしたようななだら
かな形状に形成される。
更に、配線パターン(メッキマスク用パターン9の反転
パターン)のみがメッキ形成にあずかり、析出するメッ
キ層の側壁を規制するメッキマスク用パターン9はメッ
キ成長を阻止するものであるから、配線精度が非常に高
い。従来方法では蒸着金属層等をレジストマスクにより
エツチングし、結果的に配線パターンのみを残すもので
あったが、これとは逆に本発明のメッキ配線では配線パ
ターンのみを析出形成するものであるから、事実上サイ
ドエツチング、アンダーカットが第3図示12の如く零
になる。したがって、配線パターンの寸法(線幅)はレ
ジスト解像パターンの寸法に等しく、配線の微細化が図
れる上、段差部でのエツチング液しみ込みによるくびれ
や断線もなく、信転性向上に大きく寄与する。更に特筆
すべきことは、化学的エツチング方法では殆ど不可能な
金、銅、ニッケルなどの化学的に安定の金属を配線材料
として用いることが可能となる。
第4図は、メッキマスク用パターン9を剥離除去後、下
地層8の露出領域だけを金属メッキ層10をマスクとし
てイオンミーリング(ion milling)により
エツチング除去したものである。下地層8はメッキ厚に
比して薄いので、下地層8はイオンミーリングで容易に
除去できる。
ところで、この下地層8の除去は金属メッキ配線の形成
において必須の後処理工程であるが、その除去方法とし
ては種々のものが考えられる。化学的エツチングでも下
地層8の除去が可能であるが、配線として形成された金
属メッキ層10のエツチングなども発生させてしまい、
これではメッキ配線の利益を害する事態となる。一方ス
バッタエツチングによりメッキ下地層8を除去すること
もできるが、エツチング除去された下地層8や金属メッ
キ層の金属などが再デポし易い。スパッタエツチングは
、一般に10−”Torr程度でのイオンエツチングで
あるため、エツチング速度が遅く、工・ンチングされた
金属が再デポし易いという問題がある。スパッタエツチ
ングでも下地層8の除去やこれと並行して行われる金属
メッキ層10のスムージングが実現されるものの、エツ
チングされた金属などの再デポにより金属メッキ層10
表面に汚染を招く。
このような状況の下において、本発明者はエツチングさ
れた金属などの再デポの問題をも解消できる下地除去法
としてイオンミーリングを採用した。このイオンミーリ
ングは一般にスパッタエツチングより低圧の10− ’
Torr程度でのイオンエツチングであるから、エツチ
ング速度が速く直進性がある。−度エッチングされた金
属などは低圧下で飛散するので、再デポが殆どな(、ま
た各金属のエツチング速度は入射角を変えることで比較
的自由に選択できるので、基板を回転させながら下地層
8を余すことなく除去することができる。この利益は金
属メッキ層10の段差部などをなだらかにする際におい
ても有意義である。このイオンミーリングはメッキ工程
において付着した金属メッキ層10上の塩類などの残滓
を同時にクリーニングし、飛散した残滓の再付着を防止
でき、かかるイオンミーリングはそのまま清浄表面を有
する金属メッキ配線を実現する。金属メッキ層10のス
テップカバー性の改善と表面清浄化の効果は、この上に
形成される眉間絶縁の被着性の向上や多層配線の形成の
容易化などを派生する。
〔実施例〕 次に、本発明の詳細な説明する。
−第1!21劃− オーミックメタル層としてAl−3t(1%)膜を厚さ
1000人でデポした後、450°C,20分間乾燥し
、基板拡散層とのコンタクトをとった。そして、バリア
メタルとしてのCr、メッキ下地層としてのAuを50
0人ずつ連続デポし下地金属層を形成する。続いて、A
 Z 1370レジストで、約1.5μmの厚さのメッ
キ用レジストマスクを形成し、電解メッキでメッキ厚さ
1.5μmのAuを着ける。
レジスト除去後、Arイオンミーリングを施す。
加速電圧750V、 ビーム電流密度0.7 mA/c
m’で約5分間エツチングし、露出した領域の3層の薄
膜(Au、Cr、Al2−3 i)をAuメッキ層をマ
スクとして除去する。除去後の配線パターンたるAuメ
ッキ層の厚さは約1μmであった。
12 ’支1■− オーミックメタル層としてTi膜を厚さ1000人でデ
ポした後、450°Cで乾燥し、バリアメタルとしてO
Pd層、メッキ用下地層としてのCu層を1000人ず
つ連続デポし下地金属層を形成する。次にメッキ用レジ
ストマスクを形成した後、1.5μmのCuメッキを施
す。次に、レジスト除去後、Arイオンミーリングを施
して、Cuメッキ層をマスクとしてTi−Pd−Cu層
をエツチング除去し、Cuメッキ配線を形成した。
一1Jju1叶− オーミックメタル層としてMo5iz膜を厚さ1000
人でデポした後、600°c、30分間アニールし、メ
ッキ用下地層としてNi膜を厚さ1000人デポする。
その後A Z 1370レジストでメッキ用レジストマ
スクを形成し、メッキ厚さ1.3μmのNi膜をメッキ
する。次にレジスト除去後、ArイオンミーリングでN
iメッキ膜をマスクとして下地層たるNi膜とMo5i
z膜を除去し、Nfメッキ配線を得た。
上記実施例の使用マスクは2μm配線パターンルールの
64KRAMであり、断線やくびれ等がなく、SEMで
のステップカバー形状の良好であった。上記実施例にお
けるメッキ処理工程は電解メッキによる下地層と金属メ
ッキ層とが同一組成メタルであったが、これに限らず、
合金メッキ、多層メッキでも差支えない。下地層はオー
ミックコンタクトメタル層、バリアメタル層、メッキ下
地金属層の多層構造であるが、これに限らず、更に多層
構造とすることも可能で、少な(ともその最上層がメッ
キ用下地金属層であれば良い。このように多層構造の下
地層が一般的であろうが、それらの各層の元素や金属メ
ッキ層の元素が同−又は異なる場合においても、イオン
ミーリングの物理的な除去法によれば、下地層の各層の
元素の如何にかかわらず一挙除去が可能であるばかりか
、金属メッキ層の表面をなだらか形状にでき、しかも表
面クリーニングを同時に実現できた。
〔発明の効果〕
以上説明したように、本発明は、オーミックコンタクト
層、必要に応じてバリアメタル層及びメッキ用下地金属
層を形成してから配線パターンに合致する領域以外を隠
すメッキ用マスクパターンを被着し、メッキ処理を施し
てメッキ用下地金属層の露出領域のみに金属メッキ層を
析出成長させた後、メッキ用マスクパターンを除去し、
しかる後、イオンミーリング処理を施す点に特徴を有す
るものであるから、次の効果を奏する。
■ 配線パターンの形成はエツチング除去により金属層
を選択的に残すのでなく、メッキ用下地金属層の露出領
域から選択的に析出成長させるものであるから、マウス
ホールやクラックの発生が皆無であり、断 線やくびれ
等が起こらず、線幅精度が頗る向上し、配線の微細化に
大いに寄与する。
殊に、導電配線の端部下のフィールド酸化膜等の絶縁膜
に存在しがちなえぐれを反映する形状や、導電配線上の
コンタクト穴において生じ易いオーバーハングなどを原
因として、上層配線の断線等が起こり易い領域において
は、上記のメッキ法による配線形成は有意義である。
■ このようなメッキ法による配線形成によれば、メッ
キ用下地金属下地、バイアメタル層、オーミックコンタ
クト層の不要部を除去する必要があるが、これらの除去
法としてイオンミーリング処理が必ず施されるため、下
地の完全除去は勿論のこと、金属メッキ層のサイドエツ
チングを防止しつつ、同時並列的に金属メッキ層の表面
をなだらかにし、ステップカバー性の向上を図ることが
できる。エツチング速度は入射角を変更することで比較
的自由に設定することができる。このイオンミーリング
はスパッタエツチングに比して一度エッチング除去され
てメタルの再デボの割合が少ないので、特に金属メッキ
層の表面のクリーニング作用を同時に発揮し、以後の諸
工程において好都合となる。
■ メッキ法による配線形成は、化学的エツチングでは
従来不可能であった金、銅、ニッケルなどの化学的に安
定的な金属を配線材料として使用できる道を開き、配線
材料の多用化をもたらす一方、この多用化に伴うメッキ
用下地金属下地、バイアメタル層、オーミックコンタク
ト層及び金属メッキ層の元素材質や多層性の如何に対し
ても、イオンミーリング処理によれば上記■の効果を総
じて発揮できるという相乗効果がある。
【図面の簡単な説明】
第1図は従来の金属配線形成方法による半導体装置の断
面概要図である。 第2図、第3図は本発明の金属配線プロセスを工程をお
って示す断面図である。 第4図は本発明の完成された金属メッキ層を示す断面図
である。 〔符号の説明〕 1・・・LOCO3酸化膜 2・・・ポリシリコンゲート 3・・・リンドープ層間絶縁膜 4・・・金属配線膜 5・・・マウスホール 6・・・金属配線膜のクランク 7・・・金属配線断面エッチ形状 8・・・コンタクトメタル、パリアメ 用金属薄膜(下地層) 9・・・メッキ配線用レジスト膜 タル、 メッキ 10・・・金属メッキ層 11・・・シリコン段差部のメッキつきまわり12・・
・メッキ上がり断面形状 13・・・コンタクト、メッキ用金属薄膜除去部14・
・・ポリ段差部のエツチング上がりメッキ配線形状 15・・・エツチングメッキ配線断面形状。

Claims (5)

    【特許請求の範囲】
  1. (1)半導体基板上に形成された絶縁膜を開孔してコン
    タクト穴を形成する工程と、該コンタクト穴を介して露
    出された拡散層又は電極に導電接触すべきオーミックコ
    ンタクト層を該絶縁膜上に形成する工程と、形成された
    オーミックコンタクト層の上にメッキ用下地金属層を形
    成する工程と、形成された該メッキ用下地金属層の上に
    メッキマスク用パターンを形成する工程と、該メッキ用
    下地金属層の露出領域上に金属メッキ層を析出成長させ
    る工程と、該メッキマスク用パターンを除去する工程と
    、しかる後、該金属メッキ層をマスクとしてイオンミー
    リングを施し該メッキ用下地金属層及び該オーミックコ
    ンタクト層をエッチング除去する工程と、を有すること
    を特徴とする金属メッキ配線を有する半導体装置の製造
    方法。
  2. (2)前記オーミックコンタクト層はMoSi_2膜、
    前記メッキ用下地金属層はNi膜で、前記金属メッキ層
    はNiメッキ層であることを特徴とする特許請求の範囲
    第(1)項に記載の金属メッキ配線を有する半導体装置
    の製造方法。
  3. (3)半導体基板上に形成された絶縁膜を開孔してコン
    タクト穴を形成する工程と、該コンタクト穴を介して露
    出された拡散層又は電極に導電接触すべきオーミックコ
    ンタクト層を該絶縁膜上に形成する工程と、形成された
    オーミックコンタクト層の上にバリアメタル層を形成す
    る工程と、形成されたバリアメタル層の上にメッキ用下
    地金属層を形成する工程と、形成された該メッキ用下地
    金属層の上にメッキマスク用パターンを形成する工程と
    、該メッキ用下地金属層の露出領域上に金属メッキ層を
    析出成長させる工程と、該メッキマスク用パターンを除
    去する工程と、しかる後、該金属メッキ層をマスクとし
    てイオンミーリングを施し該メッキ用下地金属層、該バ
    リヤメタル層及び該オーミックコンタクト層をエッチン
    グ除去する工程と、を有することを特徴とする金属メッ
    キ配線を有する半導体装置の製造方法。
  4. (4)前記オーミックコンタクト層はAl−Si膜、前
    記バリアメタル層はCr膜、前記メッキ用下地金属層は
    Au膜で、前記金属メッキ層はAuメッキ層であること
    を特徴とする特許請求の範囲第(3)項に記載の金属メ
    ッキ配線を有する半導体装置の製造方法。
  5. (5)前記オーミックコンタクト層はTi膜、前記バリ
    アメタル層はPd膜、前記メッキ用下地金属層はCu膜
    で、前記金属メッキ層はCuメッキ層であることを特徴
    とする特許請求の範囲第(3)項に記載の金属メッキ配
    線を有する半導体装置の製造方法。
JP2099096A 1990-04-13 1990-04-13 金属メッキ配線を有する半導体装置の製造方法 Expired - Lifetime JPH0628261B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2099096A JPH0628261B2 (ja) 1990-04-13 1990-04-13 金属メッキ配線を有する半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2099096A JPH0628261B2 (ja) 1990-04-13 1990-04-13 金属メッキ配線を有する半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP10007281A Division JPS582044A (ja) 1981-06-26 1981-06-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03114228A true JPH03114228A (ja) 1991-05-15
JPH0628261B2 JPH0628261B2 (ja) 1994-04-13

Family

ID=14238343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2099096A Expired - Lifetime JPH0628261B2 (ja) 1990-04-13 1990-04-13 金属メッキ配線を有する半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0628261B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4847273A (ja) * 1971-10-15 1973-07-05
JPS5460556A (en) * 1977-10-24 1979-05-16 Hitachi Ltd Manufacture of semiconductor devive containing gold wiring layer
JPS5480093A (en) * 1977-12-08 1979-06-26 Nec Corp Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4847273A (ja) * 1971-10-15 1973-07-05
JPS5460556A (en) * 1977-10-24 1979-05-16 Hitachi Ltd Manufacture of semiconductor devive containing gold wiring layer
JPS5480093A (en) * 1977-12-08 1979-06-26 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
JPH0628261B2 (ja) 1994-04-13

Similar Documents

Publication Publication Date Title
JP5726693B2 (ja) 半導体装置の製造方法
US6384481B1 (en) Single step electroplating process for interconnect via fill and metal line patterning
JP2720023B2 (ja) 半導体装置の製造方法
JPH03114228A (ja) 金属メッキ配線を有する半導体装置の製造方法
KR100672726B1 (ko) 반도체 소자의 금속배선 형성방법
JPH0423417B2 (ja)
JP2950045B2 (ja) 半導体装置の製造方法
JPS62172741A (ja) 多層配線の形成方法
JP4064595B2 (ja) 半導体装置の製造方法
JPH04317332A (ja) 半導体装置及びその製造方法
JP2753098B2 (ja) 半導体装置の製造方法
JPH04150034A (ja) 半導体装置の製造方法
KR100295668B1 (ko) 반도체장치의범프제조방법
JPH04165624A (ja) 絶縁膜上のめっき配線方法
KR100222125B1 (ko) 텅스텐 플러그 형성방법
JPH05109714A (ja) 半導体装置の製造方法
KR100470197B1 (ko) 금속배선 저항을 줄이는 다마신 방법
JPH04129224A (ja) 半導体装置の製造方法
JPH03254142A (ja) 半導体デバイスの製造方法
JPH08335631A (ja) 無電解金めっき方法及びその方法を用いた埋め込み方法
JPH02165624A (ja) 半導体装置とその製造方法
JPH0594985A (ja) 半導体装置の製造方法
JPH0468532A (ja) 半導体装置の製造方法
JPH04107920A (ja) 半導体装置の製造方法
JPH05109650A (ja) 半導体装置の製造方法