JPH0311392A - 疑似階調表示回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力アナログビデオ信号をディジタル信号に
変換し、各種の信号処理をして再びアナログビデオ信号
に変換して画面表示を行うビデオディジタイズシステム
において、通常、１ドツト毎に階調の表示できないディ
ジタル型ＣＲＴ、　　ビデオプリンター、液晶表示器等
のディジタル型表示器に階調を表示する回路に関する。

〔従来の技術とその課題〕

入力アナログビデオ信号をディジタル信号に変換し、デ
ィジタル信号処理により、例えば、走査周波数を変えて
、再びアナログ信号に変換し、階調のある信号を１ドツ
ト毎に階調の表示できないビデオプリンタ、液晶表示器
、ディジタル型ＣＲＴ等へ表示するためには、階調のデ
ィジタル化が必要になる。

ビデオディジタノイズシステムにおいてのディジタル型
表示器に階調を表示する従来の技術はない。

第５図は従来の入力アナログビデオ信号のハーフトーン
、フルトーン処理を示す図である。ビデオディジタノイ
ズシステムにおいて、ハーフトーン信号もスレッシュホ
ールドレベルを下げてすべてフルトーン信号と同じに扱
っているため、強調文字が表示されないという課題があ
る。

〔課題を解決するための手段〕

本発明は、上述のような課題を解決し、ビデオ信号の階
調を、１ドツト毎に階調の表示できないディジタル型表
示器に表示する階調表示回路を提供しようとするもので
ある。

即ち、本発明回路は第１図示のようにｎ階調のデータを
持ったアナログビデオ信号１を入力し。

このアナログビデオ信号ｌに対してｎ−１個のスレッシ
ュホールドレベル、ＳＬｎ−１ＳＬ、・・・・・・、　
、ＳＬｎ−１を設定してアナログビデオ信号１を各階調
のディジタル信号に変換し、このディジタル信号をパラ
レルに出力するＡ／Ｄ変換回路２と、このＡ／Ｄ変換回
路２よりパラレルに出力するディジタル信号をシリアル
に変換して出力するＰ／Ｓ変換回路３と、このＰ／Ｓ変
換回路３よりシリアルに出力するディジタル信号を入力
して記憶し、１画面分を記憶する度毎に１画面分のディ
ジタル信号を順次シリアルに出力するメモリ回路４と、
このメモリ回路４よりシリアルに出力する１画面分のデ
ィジタル信号を順次入力してビデオ信号の階調を表示す
るディジタル型表示器５とよりなる構成としたものであ
る。

〔作　用］ ｎ階調のデータを持ったアナログビデオ信号１がΔ／Ｄ
変換回路２に入力されてｎ−１個のスレッシュホールド
レベル、ＳＬｎ−１　ＳＬ２・・・・・・の設定に基づ
いて各階調のディジタル信号に変換され、これよりパラ
レルに出力するディジタル信号がＰ／Ｓ変換回路３に入
力されてシリアルに変換され、これよりシリアルに出力
するディジタル信号がメモリ回路４に入力されて記憶さ
れ、１画面分を記憶する度毎にこれより１画面分のディ
ジタル信号がシリアルに出力される。

このシリアルに出力された１画面分のディジタル信号は
ディジタル型表示器５に順次入力され、ビデオ信号の階
調が表示されることになる。

〔実施例〕

以下図面に基づいて本発明の詳細な説明する。

第１図は本発明回路の一実施例の構成を示すブロック図
で、１はｎ階ＩＮ（ｎ；任意進）のデータを持ったアナ
ログビデオ信号である。２はこのアナログビデオ信号１
に対してｎ−１個のスレッシュホールドレベルＳＬ＋　
、　ＳＬｚ・・・・・・　ＳＬ、−、を設定してアナロ
グビデオ信号ｌをディジタル信号に変換しこのディジタ
ル信号をパラレルに出力するＡ／Ｄ変換回路、３はこの
Ａ／Ｄ変換回路２よりパラレルに出力するディジタル信
号（１ドツトデータ）をシリアルに変換して出力するＰ
／Ｓ変換回路である。

４は入出力の独立したクロックで作動しこのＰ／Ｓ変換
回路３よりシリアルに出力するディジタル信号を入力し
て記憶し、１画面分を記憶する度毎に１画面分のディジ
タル信号を順次シリアルに出力するメモリ回路、５はこ
のメモリからのシリアルディジタル信号を順次入力して
ビデオ信号の階調を表示するディジタル型表示器である
。

アナログビデオ信号１が第２図示のように３階調のデー
タを持ったアナログビデオ信号の場合について本発明回
路の動作を説明する。

この場合、３階調のアナログビデオ信号１に対してＡ／
Ｄ変換回路２は２個のスレッシュホールドレベルＳＬＹ
、　ＳＬｚを設定し、各階調の２点Ａ、Ｂ。

Ｃ，Ｄ、　　Ｅ、　　Ｆにおいて２ビツトでデータ（デ
ィジタル信号）をパラレルに出力する。即ちＡ、　　Ｂ
の２点では００、Ｃ，Ｄの２点では１０、Ｅ、Ｆ点では
１１というデータをパラレルに出力する。

このパラレルのデータ信号（ディジタル信号）はＰ／Ｓ
変換回路３に入力されてこれより００００１０１０１１
１１のデータがシリアルに出力される。

このシリアルに出力されたデータ信号はメモリ回路４に
入力されて記憶され、１画面分を記憶する度毎に１画面
分のデータ信号が順次シリアルに出力され、この１画面
分のデータ信号は順次Ｄ／Ａ変換回路５に入力されて順
次１百面分のアナログ信号に変換される。このＤ／Ａ変
換回路５より出力する１画面分のアナログ信号（第３図
に示すようなビデオ信号）が順次ディジタル型表示器５
に入力され疑偵的に表示されることになり、ハーフトー
ンも表示されることになる。

即ち、ビデオ信号のブランクレベルにＡ、Ｂ点、ハーフ
トーンにＣ，Ｄ点及びフルトーンＥ、Ｆ点がそれぞれ対
応しハーフトーン、フルトーン信号の表示ができること
になる。

第４図は４階調のデータを持ったアナログビデオ信号の
場合について本発明回路の動作を説明するための図であ
る。

この場合、４階調のアナログビデオ信号１に対してＡ／
Ｄ変換回路２は３個のスレッシュホールドレベルＬＳ＋
””ＬＳ３を設定し、各階調の１点１〜■において３ビ
ツトのデータをパラレルに出力する。

即ち１点では０００、■点では１００、■点では１１０
、■点では１１１というデータをパラレルに出力する。

以下上記と同様に説明できる。ただし入力のビデオ信号
の解像度のｎ倍の解像度をディジタル型表示器５が持つ
必要がある。

かくして本発明はｎ−１個のスレッシュホールドレベル
、ＳＬｎ−１　ＳＬ、・旧・・ＳＬＩ、−１を持つＡ／
Ｄ変換回路２により階調の１ドツトデータをｎ−１ビッ
ト単位で表し、そのデータをＰ／Ｓ変換回路３によりシ
リアルに変換し、ＬＳ＋　（最上位ビット）またはＬＳ
ｆｉ−＋（最下位ビット）から順にデータを取り出し、
１ビット単位でディジタル型表示器５に表示することに
大きな特徴を有するものである。

以上の例からディジタル型表示器５に階調を表示するこ
とができ、ビデオディジタイズシステムにおいて、本発
明の回路が有利となることは明らかである。

〔発明の効果〕

上述のように本発明によれば、ビデオディジタイズシス
テムにおいて階調のある入力ビデオ信号を階調の表示で
きないディジタル型表示器にそのままの階調で表示でき
るという利点がある。

本発明の回路によってディジタル型表示器に対しての階
調データを供給することは、出力表示向上を確保するも
のであり、実用上の効果は極めて大きい。

【図面の簡単な説明】 第１図は本発明回路の一実施例の構成を示すブロツク図
、第２図は３階調のデータを持ったアナログビデオ信号
の場合において本発明回路の動作を説明するための図、
第３図は本発明回路の一実施例の出力ビデオ信号を示す
図、第４図は４階調のデータを持ったアナログビデオ信
号の場合について本発明回路の動作を説明するための図
、第５図は従来の入力アナログビデオ信号のハーフｌ−
−ン、フルトーン処理を示す図である。 ■・・・・・・ｎ階調のデータを持ったアナログビデオ
信号、、ＳＬｎ−１　ｓｔ、ｇ・・・・・・ＳＬ、−、
・・・・・・スレッシュホールドレベル、２・・・・・
・Ａ／Ｄ変換回路、３・・・・・・Ｐ／Ｓ変換回路、４
・・・・・・メモリ回路、５・・・・・・ディジタル型
表示器。

Claims (1)

【特許請求の範囲】
1. ｎ階調のデータを持ったアナログビデオ信号１を入力し
   、このアナログビデオ信号１に対してｎ−１個のスレッ
   シュホールドレベルＳＬ＿１，ＳＬ＿２・・・・・・、
   ＳＬ＿ｎ＿−＿１を設定してアナログビデオ信号１を各
   階調のディジタル信号に変換し、このディジタル信号を
   パラレルに出力するＡ／Ｄ変換回路２と、このＡ／Ｄ変
   換回路２よりパラレルに出力するディジタル信号をシリ
   アルに変換して出力するＰ／Ｓ変換回路３と、このＰ／
   Ｓ変換回路３よりシリアルに出力するディジタル信号を
   入力して記憶し、１画面分を記憶する度毎に１画面分の
   ディジタル信号を順次シリアルに出力するメモリ回路４
   と、このメモリ回路４よりシリアルに出力する１画面分
   のディジタル信号を順次入力してビデオ信号の階調を表
   示するディジタル型表示器５とよりなる疑似階調表示回
   路。