JPS60145778A - ドツトマトリクス液晶表示パネルの駆動回路 - Google Patents
ドツトマトリクス液晶表示パネルの駆動回路Info
- Publication number
- JPS60145778A JPS60145778A JP110384A JP110384A JPS60145778A JP S60145778 A JPS60145778 A JP S60145778A JP 110384 A JP110384 A JP 110384A JP 110384 A JP110384 A JP 110384A JP S60145778 A JPS60145778 A JP S60145778A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- conversion circuit
- shift register
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はドツトマトリクス液晶表示パネルの駆動回路
に関する。
に関する。
近年、携帯用小型テレビ受像機として、ブラウン管の代
りに液晶マトリクスパネルを使用した液晶テレビが開発
され、すでに実用化に至っている。
りに液晶マトリクスパネルを使用した液晶テレビが開発
され、すでに実用化に至っている。
第１−に液晶マ） ＩＪクスパネルを用いて映像信号を
表示する場合の回路構成図を示す。即ち、映像信号増幅
回路（図示せず）で増幅さねた映像信号は、制御回路１
において水平周期信号および垂直同期信号に分離される
。この制御回路１は上記水平周期信号および垂直周期信
号をもとに各種制御信号を作成し、Ａ／１）変換回路２
、走査電極駆動回路３、信号電極駆動回路４の動作を制
御する。
表示する場合の回路構成図を示す。即ち、映像信号増幅
回路（図示せず）で増幅さねた映像信号は、制御回路１
において水平周期信号および垂直同期信号に分離される
。この制御回路１は上記水平周期信号および垂直周期信
号をもとに各種制御信号を作成し、Ａ／１）変換回路２
、走査電極駆動回路３、信号電極駆動回路４の動作を制
御する。
また、上記映像信号は上記Ａ／Ｄ変換回路２によってに
ピットのデジタル信号に変換され、信号電極駆動回路４
に加えられる。
ピットのデジタル信号に変換され、信号電極駆動回路４
に加えられる。
ジタル信号を用いて液晶駆動用の隷種類の階調：波形を
作り、ｍｘｎの液晶マ） ＩＪクスバネル５の各信号電
極に駆動信号Ｙ、 −Ｙ＝を印加する。また、走査電極
駆動回路３は、液晶マ） ＩＪクスバネル５のｍ本の走
査電極を線順次駆動する。
作り、ｍｘｎの液晶マ） ＩＪクスバネル５の各信号電
極に駆動信号Ｙ、 −Ｙ＝を印加する。また、走査電極
駆動回路３は、液晶マ） ＩＪクスバネル５のｍ本の走
査電極を線順次駆動する。
第２図は、上記信号電極駆動回路４の従来の構成を示し
たものであり、第３図は信号電極駆動回路４の動作を示
すタイミングチャートである。なお、第２図および第３
図はに＝３で階調が「８」、液晶マ） ＩＪクスパネル
５の電極構造は二車マ） ＩＪクス、画素数はｒ１２０
Ｘ１６０Ｊの場合について示したものであり、ビデオ信
号を１水平期間（ＩＨ）おき［１６（１回サンプリング
するものとする。
たものであり、第３図は信号電極駆動回路４の動作を示
すタイミングチャートである。なお、第２図および第３
図はに＝３で階調が「８」、液晶マ） ＩＪクスパネル
５の電極構造は二車マ） ＩＪクス、画素数はｒ１２０
Ｘ１６０Ｊの場合について示したものであり、ビデオ信
号を１水平期間（ＩＨ）おき［１６（１回サンプリング
するものとする。
第２図において、１１は３ピツ）Ｘ３２０段のシフトレ
ジスタで、 Ａ／Ｌ）変換回路２からの３ビットデジタ
ル信号をサンプリングクロックφ＄によりＩＩ 次ａみ
込む。そして、このシフトレジスタ１１に読み込まわた
データは、ロードパルスφＬ Ｋ Ｍ Ｍして動作する
３ピツ）Ｘ ３２０ 段のバッファ１２を介して８チヤ
ンネルのマルチプレクサ１３−＼送られる。また、この
マルチプレクサ１３には、輝度変調パルス発生回路１４
から輝度変調パルスＰＹ、〜ＰＹ、が入力されている。
ジスタで、 Ａ／Ｌ）変換回路２からの３ビットデジタ
ル信号をサンプリングクロックφ＄によりＩＩ 次ａみ
込む。そして、このシフトレジスタ１１に読み込まわた
データは、ロードパルスφＬ Ｋ Ｍ Ｍして動作する
３ピツ）Ｘ ３２０ 段のバッファ１２を介して８チヤ
ンネルのマルチプレクサ１３−＼送られる。また、この
マルチプレクサ１３には、輝度変調パルス発生回路１４
から輝度変調パルスＰＹ、〜ＰＹ、が入力されている。
上記輝度変調パルス発生回路１４はクロックパルスＣＰ
、およびタイミング信号Ｍによって、第３図に示す如く
夫々時間幅の異なる１６種の輝度変調パルスＰＹｏ〜Ｐ
Ｙ、を発生する。上記タイミング信号Ｍは、２Ｈ（Ｈは
水平走査周期）の周期で発生する。
、およびタイミング信号Ｍによって、第３図に示す如く
夫々時間幅の異なる１６種の輝度変調パルスＰＹｏ〜Ｐ
Ｙ、を発生する。上記タイミング信号Ｍは、２Ｈ（Ｈは
水平走査周期）の周期で発生する。
而して、上記マルチプレクサ１３は、バッファ１２から
のデータに従って輝度変調パルスＰＹｏ〜ＰＹ、を選択
し、信号亀〜Ｓ□。とじて２チヤンネル・アナログ・マ
ルチプレクサ１５７＼出力する。また、このマルチプレ
クサ１５には、駆動パルス発生回路１６から２棟の選択
電圧Ｙ！ｌ、ＹＮ８が与えらねる。
のデータに従って輝度変調パルスＰＹｏ〜ＰＹ、を選択
し、信号亀〜Ｓ□。とじて２チヤンネル・アナログ・マ
ルチプレクサ１５７＼出力する。また、このマルチプレ
クサ１５には、駆動パルス発生回路１６から２棟の選択
電圧Ｙ！ｌ、ＹＮ８が与えらねる。
この駆動パルス発生回路１６は、そねぞねレベルの異な
るＶｏ、Ｖ、、Ｖ、、Ｖ、の電圧をタイミング信号ＭＫ
同期して選択し、第３図に示す様に■。とｖｓとの間で
２Ｈ毎九反転する選択電圧Ｙｓ、Ｖ、とＶ、との間で２
Ｈ毎に反転する選択電圧ＹＮｓを出力する。
るＶｏ、Ｖ、、Ｖ、、Ｖ、の電圧をタイミング信号ＭＫ
同期して選択し、第３図に示す様に■。とｖｓとの間で
２Ｈ毎九反転する選択電圧Ｙｓ、Ｖ、とＶ、との間で２
Ｈ毎に反転する選択電圧ＹＮｓを出力する。
そして、上記マルチプレクサ１５は４８号８１〜８．１
０がハイレベルの時は選択電圧Ｙｓ、ローレベルでは選
択電圧ＹＮｓを選択し、第３図に示す様に駆動信号ＹＩ
（Ｙ＋〜Ｙ８．）として液晶マトリクスパネル５−＼出
力する。なお、第３図における駆動信号ＹＩは、３ビツ
トデータが「０１０」で、輝度変調パルスＰＹ、が選択
された場合の波形を示したものである。
０がハイレベルの時は選択電圧Ｙｓ、ローレベルでは選
択電圧ＹＮｓを選択し、第３図に示す様に駆動信号ＹＩ
（Ｙ＋〜Ｙ８．）として液晶マトリクスパネル５−＼出
力する。なお、第３図における駆動信号ＹＩは、３ビツ
トデータが「０１０」で、輝度変調パルスＰＹ、が選択
された場合の波形を示したものである。
然しなから、上述の如き構成にあっては、８種類の輝度
変調パルスＰＹ、〜ＰＹ、をマルチプレクサ１３に入力
したけ幻ばならないので、信号線が多くなると共に、マ
ルチプレクサ１３を構成するゲートの数が多くなってし
まう。また、Ａ／Ｄ変換回路において振幅値をコード化
して出力するためのデコーダも必要となり、こわらがＬ
ＳＩのチツプザイズ粧の小型化、消費電力の低減を妨げ
てい□た。
変調パルスＰＹ、〜ＰＹ、をマルチプレクサ１３に入力
したけ幻ばならないので、信号線が多くなると共に、マ
ルチプレクサ１３を構成するゲートの数が多くなってし
まう。また、Ａ／Ｄ変換回路において振幅値をコード化
して出力するためのデコーダも必要となり、こわらがＬ
ＳＩのチツプザイズ粧の小型化、消費電力の低減を妨げ
てい□た。
この発明は、上記事情に基づいてなされたもので、その
目的とするところは、ドツトマトリクス液晶パネルの駆
動回路の小型化、消費電力の低減化を実現することＫあ
る。
目的とするところは、ドツトマトリクス液晶パネルの駆
動回路の小型化、消費電力の低減化を実現することＫあ
る。
この発明は、Ａ／Ｄ変換回路により複数ビット単位のデ
ジタル信号化されたテレビ映像信号を、シフトレジスタ
に一時記憶させた後パラレル／シリアル変換回路によっ
て階調信号を作成し、この階調信号に基づいて液晶マト
リクスパネルの信号電極駆動信号を得るものである。
ジタル信号化されたテレビ映像信号を、シフトレジスタ
に一時記憶させた後パラレル／シリアル変換回路によっ
て階調信号を作成し、この階調信号に基づいて液晶マト
リクスパネルの信号電極駆動信号を得るものである。
以下、本発明の一実施例を示す。第４図は液晶マトリク
スパネルの信号電極駆動回路を示したものであり、制御
回路および走査電極ＭＪＡ動回路については従来例と同
様であるので、その説明を省略する。
スパネルの信号電極駆動回路を示したものであり、制御
回路および走査電極ＭＪＡ動回路については従来例と同
様であるので、その説明を省略する。
図示しない映像信号増幅回路からの映稼信号は比較並列
型のＡ／１）変換回路２１によって、７ビツトの並列デ
ータに変換され、７ビツトＸ ｒｎステージのシフトレ
ジスタ２２ＫＩｋ次送らねる。このシフトレジスタに一
時記憶された７ビツトデータは、ロードパルスφＬによ
ってパラレル／シリアル変換回路２３に送られて１ビツ
トのシリアルデータに変換され、この１ビツトのシリア
ルデータは階調信号としてφ、のタイミングで２チヤン
ネル・アナログ・マルチプレクサ２４に入力される。こ
のマルチプレサ２４は前述と同様の動作により駆動信号
Ｙｒ（Ｙ、−Ｙ□。）を液晶マ） ＋７クスパネル（図
示せず）・＼出力する。
型のＡ／１）変換回路２１によって、７ビツトの並列デ
ータに変換され、７ビツトＸ ｒｎステージのシフトレ
ジスタ２２ＫＩｋ次送らねる。このシフトレジスタに一
時記憶された７ビツトデータは、ロードパルスφＬによ
ってパラレル／シリアル変換回路２３に送られて１ビツ
トのシリアルデータに変換され、この１ビツトのシリア
ルデータは階調信号としてφ、のタイミングで２チヤン
ネル・アナログ・マルチプレクサ２４に入力される。こ
のマルチプレサ２４は前述と同様の動作により駆動信号
Ｙｒ（Ｙ、−Ｙ□。）を液晶マ） ＋７クスパネル（図
示せず）・＼出力する。
第５図に、第４図の回路の詳細を示す。映像信号はサン
プル・ホールド回路２１１に入力され、そノホールト出
力は、７個のコンパレータＣ０〜Ｃ６によって、基準電
圧Ｖｒｅｆを８分割した各レベルの電圧と比較される、
このコンパレータＣ，〜Ｃ，ハ、映像信号の像幅が大き
くなるに従って上方から順にハイレベルを出力し、映像
信号の振幅が最大時には、全テのコンパレータがハイレ
ベルを出力する。
プル・ホールド回路２１１に入力され、そノホールト出
力は、７個のコンパレータＣ０〜Ｃ６によって、基準電
圧Ｖｒｅｆを８分割した各レベルの電圧と比較される、
このコンパレータＣ，〜Ｃ，ハ、映像信号の像幅が大き
くなるに従って上方から順にハイレベルを出力し、映像
信号の振幅が最大時には、全テのコンパレータがハイレ
ベルを出力する。
コンパレータＣ９〜Ｃ６の出力は、７ビツトのデジタル
信号となって７リツプ７０ツブＦＦ、〜ＦＦ□。で構成
される７ビツトｘｍステージ・シフトレジスタ２２に送
られ、クロックφによって４Ｈの期間にｍ回シフトさね
て蓄えられる。
信号となって７リツプ７０ツブＦＦ、〜ＦＦ□。で構成
される７ビツトｘｍステージ・シフトレジスタ２２に送
られ、クロックφによって４Ｈの期間にｍ回シフトさね
て蓄えられる。
各７リツプフロツブＦ Ｆ 、〜ＦＦ□。の出力は、４
Ｈの初め忙出力されるロードパルスφＬによって７段の
シフトレジスタＳＩｔ、〜８ＦＬ、、。からなるパラレ
ル／シリアル変換回路２３にロードされ、４Ｈの期間に
２回、同一波形が出力される。
Ｈの初め忙出力されるロードパルスφＬによって７段の
シフトレジスタＳＩｔ、〜８ＦＬ、、。からなるパラレ
ル／シリアル変換回路２３にロードされ、４Ｈの期間に
２回、同一波形が出力される。
第６図にタイムチャートを示す。Ｓｒの波形はフリップ
フロップＦＦ、−ＦＦ、、。のデータによって８通り忙
変化し、（ａ）の波形はフリップフロップ２２１のデー
タが全て００”の場合、また（ｂｌの波形は全て１１”
の場合を示している。
フロップＦＦ、−ＦＦ、、。のデータによって８通り忙
変化し、（ａ）の波形はフリップフロップ２２１のデー
タが全て００”の場合、また（ｂｌの波形は全て１１”
の場合を示している。
いま、映像信号の１個目のサンプル・ホールド値の撫幅
値■か、ｓｅ Ｖｒａｆ ＜ ■＜晶Ｖ ｒｅｆである
場合を考える。この場合、コンパレータＣ，，−（、’
、の出力がハイレベルとなり、コンバレ〜りＣ８〜Ｃ０
の出力がローレベルとなる。従ってフリップフロップＦ
Ｆ、の出力り、〜Ｄ、は、Ｄｏ ＝Ｄ＋ ＝ １、Ｄｖ
＝Ｄ、 ＝Ｄｍ＝Ｄ、 ＝Ｄ、＝ ｏとなり、この７
ビツトのシリアルデータは、シフトレジスタ８ＦＬ、に
セットさねて、１ビツトの連続した階調信号Ｓ１として
マルチプレクサ２４＋Ｃ出力される。この時の出力波形
は、第６図において（Ｃ）の如く示される。
値■か、ｓｅ Ｖｒａｆ ＜ ■＜晶Ｖ ｒｅｆである
場合を考える。この場合、コンパレータＣ，，−（、’
、の出力がハイレベルとなり、コンバレ〜りＣ８〜Ｃ０
の出力がローレベルとなる。従ってフリップフロップＦ
Ｆ、の出力り、〜Ｄ、は、Ｄｏ ＝Ｄ＋ ＝ １、Ｄｖ
＝Ｄ、 ＝Ｄｍ＝Ｄ、 ＝Ｄ、＝ ｏとなり、この７
ビツトのシリアルデータは、シフトレジスタ８ＦＬ、に
セットさねて、１ビツトの連続した階調信号Ｓ１として
マルチプレクサ２４＋Ｃ出力される。この時の出力波形
は、第６図において（Ｃ）の如く示される。
と４を受けたマルチプレクサ２４は、Ｓ、がハイレベル
の時に選択′電圧Ｙ８を、Ｓｌがローレベルの時に選択
電圧ＹＮＳを選択して、図示したＹｌの如き信号電圧を
得て、液晶マトリクパネルへ送出する。
の時に選択′電圧Ｙ８を、Ｓｌがローレベルの時に選択
電圧ＹＮＳを選択して、図示したＹｌの如き信号電圧を
得て、液晶マトリクパネルへ送出する。
コノ発明は、Ｄ／Ａ変換器のコンパレータニヨってデジ
タル化された映像信号を、複数段のシフトレジタに直接
取り込んで一時記憶させた後、パラレル／シリアル変換
回路により階調信号を作成し、この階調信号に基づいて
液晶マトリクスパネルの信号電極駆動信号を得る様にし
たので、Ａ／Ｄ変換器のデコーダ、輝度褒詞パルス発生
回路、８チヤンネルマルチプレクサといった複雑な回路
が不要となり、代わりにパラレル／シリアル変換回路と
いう簡単な回路に置きかえらね、ＬＳＩチップの小型化
、消費電力の低減化に多大な効果を奏するものである。
タル化された映像信号を、複数段のシフトレジタに直接
取り込んで一時記憶させた後、パラレル／シリアル変換
回路により階調信号を作成し、この階調信号に基づいて
液晶マトリクスパネルの信号電極駆動信号を得る様にし
たので、Ａ／Ｄ変換器のデコーダ、輝度褒詞パルス発生
回路、８チヤンネルマルチプレクサといった複雑な回路
が不要となり、代わりにパラレル／シリアル変換回路と
いう簡単な回路に置きかえらね、ＬＳＩチップの小型化
、消費電力の低減化に多大な効果を奏するものである。
第１図は液晶テレビ受像機における液晶マトリクスパネ
ル駆動系の概略構成を示す図、第２図は従来の信号電極
駆動回路を示すブロック図、第３図は第２図の動作を示
すタイミングチャート、第４図乃至第６図は本発明の一
実施例を示し、第４図は信号電極駆動回路を示すブロッ
ク図、第５図は第４図の回路の詳細図、第６図は第５図
σ）ｌｉｈ作を示すタイミングチャートである。 １・・・制御回路、２．２１・・・Ａ／ｌ）変換回路、
３・・・走査電極駆動回路、４・・・信号電極駆動回路
、５・・・液晶マトリクスパネル、２１．２２・・シフ
トレジスタ、Ｃｏ−Ｃ，・・・コンパレータ、ＦＦ、〜
ＦＦ、、。・・・フリップフロップ、２３・・・パラレ
ル／シリアル変換回路、８１（、、〜ＳＲ，・・・シフ
トレジスタ、１５．２４・・・２チヤンネル・アナログ
・マルチプレクサ。 出願人 カシオ計算機株式会社
ル駆動系の概略構成を示す図、第２図は従来の信号電極
駆動回路を示すブロック図、第３図は第２図の動作を示
すタイミングチャート、第４図乃至第６図は本発明の一
実施例を示し、第４図は信号電極駆動回路を示すブロッ
ク図、第５図は第４図の回路の詳細図、第６図は第５図
σ）ｌｉｈ作を示すタイミングチャートである。 １・・・制御回路、２．２１・・・Ａ／ｌ）変換回路、
３・・・走査電極駆動回路、４・・・信号電極駆動回路
、５・・・液晶マトリクスパネル、２１．２２・・シフ
トレジスタ、Ｃｏ−Ｃ，・・・コンパレータ、ＦＦ、〜
ＦＦ、、。・・・フリップフロップ、２３・・・パラレ
ル／シリアル変換回路、８１（、、〜ＳＲ，・・・シフ
トレジスタ、１５．２４・・・２チヤンネル・アナログ
・マルチプレクサ。 出願人 カシオ計算機株式会社
Claims (1)
- テレビ映像信号をデジタル信号に変換するＡ／Ｄ変換回
路と、このＡ／Ｄ変換回路から出力される複数ビット単
位のデジタル信号を一時記憶するシフトレジスタと、こ
のシフトレジスタ忙記憶された上記複数ピット単位のデ
ジタル信号を１ビツトの連続した階調信号に変換するパ
ラレル／シリアル変換回路と、このパラレル／シリアル
変換回路から出力される階調１１号および一定周期毎に
′１”と０″が反転するパルスを組合わせて複数レベル
の゛１圧を順次選択して液晶マトリクスパネルの信号電
極駆動信号を得るマルキプレクサとを具備したことを特
徴とするドツトマトリクス液晶表示パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP110384A JPS60145778A (ja) | 1984-01-07 | 1984-01-07 | ドツトマトリクス液晶表示パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP110384A JPS60145778A (ja) | 1984-01-07 | 1984-01-07 | ドツトマトリクス液晶表示パネルの駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60145778A true JPS60145778A (ja) | 1985-08-01 |
Family
ID=11492143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP110384A Pending JPS60145778A (ja) | 1984-01-07 | 1984-01-07 | ドツトマトリクス液晶表示パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60145778A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163076U (ja) * | 1987-04-13 | 1988-10-25 | ||
| US6208237B1 (en) | 1996-11-29 | 2001-03-27 | Matsushita Electric Industrial Co. Ltd. | Electro-mechanical and acoustic transducer for portable terminal unit |
| KR100835145B1 (ko) | 2007-02-14 | 2008-06-04 | 주식회사 티엘아이 | 다수의 서브 픽셀을 구동하는 액정표시장치용 소스드라이버 구동회로 |
-
1984
- 1984-01-07 JP JP110384A patent/JPS60145778A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163076U (ja) * | 1987-04-13 | 1988-10-25 | ||
| US6208237B1 (en) | 1996-11-29 | 2001-03-27 | Matsushita Electric Industrial Co. Ltd. | Electro-mechanical and acoustic transducer for portable terminal unit |
| KR100835145B1 (ko) | 2007-02-14 | 2008-06-04 | 주식회사 티엘아이 | 다수의 서브 픽셀을 구동하는 액정표시장치용 소스드라이버 구동회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994169B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US4775891A (en) | Image display using liquid crystal display panel | |
| JPH045313B2 (ja) | ||
| KR101147121B1 (ko) | 데이터 전송장치 및 전송방법과 이를 이용한 화상표시장치의 구동장치 및 구동방법 | |
| JP3169763B2 (ja) | 液晶表示パネルの階調駆動装置 | |
| JPS60145778A (ja) | ドツトマトリクス液晶表示パネルの駆動回路 | |
| JPH0764512A (ja) | 液晶駆動装置 | |
| JPH0429293A (ja) | プラズマディスプレイの表示方式 | |
| JPH0973283A (ja) | 液晶表示装置の階調電圧発生回路 | |
| JPH0695618A (ja) | 液晶駆動装置 | |
| US10276116B2 (en) | Digital-to-analog converter, driving integrated circuit, and display device | |
| JPH11352933A (ja) | 液晶表示装置 | |
| US7259757B2 (en) | Image signal processing device | |
| KR100403515B1 (ko) | 피디피 티브이의 데이터 처리회로 | |
| KR19990031646A (ko) | 피디피 텔레비전의 데이터분리처리장치 | |
| KR100403514B1 (ko) | 피디피 티브이의 데이터 처리회로 | |
| JPH0657058B2 (ja) | 画像表示装置 | |
| JP2978515B2 (ja) | 液晶表示装置 | |
| KR100256503B1 (ko) | Pdp 텔레비전의 데이터인터페이스 제어방법 | |
| JPS58179072A (ja) | 階調信号発生回路 | |
| JP2002366079A (ja) | 画像表示システム | |
| KR100266322B1 (ko) | 피디피 텔레비전의 디지털데이터 분리처리장치 | |
| KR940004736B1 (ko) | 평판형 표시장치의 구동장치 및 방법 | |
| KR100217280B1 (ko) | Pdp-tv에서 어드레스 구동ic의 데이터 입력 제어신호 생성장치 및 그 방법. | |
| KR100254628B1 (ko) | 플라즈마 디스플레이 패널의 데이터 처리 장치 |