JPH06309273A - 画像データ転送方式及びデータ転送装置 - Google Patents

Abstract

(57)【要約】 【目的】速いデータ転送を行うことにより、狭いバス幅
で１画素表示周期に１画素のデジタル画像データを転送
する画像データ転送方式及びデータ転送装置を提供し、
画像処理システムの基板実装の高集積化、低コスト化、
電源ノイズの低減を図る。 【構成】ｎビットで構成される１画素分のデジタル画像
データを、２個以上のｍ個のｎ／ｍビットからなる複数
ワードに分割し、１ワードを１画素表示サイクルのｍ倍
のサイクルで転送する。画像処理デバイスではｍ回に渡
って送られてきたｍワードのデータを整列し、１画素表
示期間に１回、ｎビットからなる１画素分のデジタル画
像データを再現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチメディア機器やＴ
Ｖゲーム機等に使用され、バッファメモリ上のデジタル
画像データを画像処理デバイスに分配するデータ転送方
式に関する。

【０００２】

【従来の技術】図３は従来の技術によるデジタル画像デ
ータの転送方式の１例である。３０１は従来技術による
データ転送装置の１例である。３０２は、画素表示サイ
クルに同期して１画素分づつのデジタル画像データを画
像処理デバイスに転送するローカルバスインターフェー
スである。３０３はデジタル画像データの１画素を表現
するビット数分の幅を持つデータバスで、この例では１
６ビットである。３０４は画素表示サイクルに同期して
１画素分づつのデジタル画像データを受信し処理するデ
ータ処理デバイスで、この例では１６ビットで１画素を
表現するデジタル画像データを処理する。３０５は画像
処理デバイス３０４の初段データラッチ部の１例で、こ
の例では１６ビット幅のラッチである。

【０００３】この例では１画素を表現するデジタル画像
データが１６ビットであるので、データ転送装置３０１
は１画素表示期間に１回、バッファメモリ１０５から１
６ビットのデータを受け取り、ローカルバスインターフ
ェース３０２から画素表示同期信号（以下ドットクロッ
クという）１１３に同期して、１６ビットバスを通して
画像処理デバイス３０４に転送する。画像処理デバイス
では１６ビット幅で送られてきたデータをドットクロッ
ク１１３に同期してラッチする。

【０００４】図４は従来の技術によるデジタル画像デー
タの転送方式の１例である。４０１は従来技術によるデ
ータ転送装置の１例である。４０２は、画素表示サイク
ルとは非同期にデジタル画像データを画像処理デバイス
のフレームバッファメモリに転送するローカルバスイン
ターフェースである。４０３はデータ転送装置４０１か
ら転送されてくるデジタル画像データを格納するフレー
ムバッファメモリである。４０４はデジタル画像データ
の１画素を表現するビット数分の幅を持たないデータバ
スで、この例では１画素を１６ビットで表現するのに対
し、バス幅は８ビットである。

【０００５】データ転送装置４０１は１６ビットで１画
素を表現するデジタル画像データを８ビットづつに分け
て、１画面を表示する時間内に１画面分のデータがフレ
ームバッファメモリ４０３上にそろうように転送する。
この時、ローカルバスインターフェース４０２は特にド
ットクロック１１３には同記せず、システムクロック１
１２を基準に独自のサイクルでデータを転送する。画像
処理デバイス３０４は画素表示サイクルに同期して、１
画素表示期間に１画素分のデジタル画像データをフレー
ムバッファメモリ４０３から受け取る。ここでは１６ビ
ットで１画素を構成するデジタル画像データを８ビット
バスで転送する例を示したが、１６ビットのデジタル画
像データを１６ビットバスで転送する場合や、２４ビッ
トのデジタル画像データを１６ビットバスで転送する場
合など、様々な場合で、データ転送をドットクロックに
同期させずにフレームバッファメモリを用いている例が
ある。

【０００６】従来の技術では、図３の例のようにデジタ
ル画像データのビット幅分の幅を持つバスを通して１画
素表示周期に１回のサイクルでデータ転送を行っていた
ため、デジタル画像データのビット数分のバス幅を必要
とした。また、図４の例のように任意のビット幅で１画
素表示周期に１画素分以上のサイクルで、ドットクロッ
クとは非同期にデジタル画像データを転送し、画像処理
デバイスの持つフレームバッファメモリにバッファリン
グする方式を取っていたため、フレームバッファメモリ
を別途必要とした。

【０００７】

【発明が解決しようとする課題】デジタル画像データに
よる色表現は、ＹＵＶ方式でＹを８ビット、Ｕ及びＶを
４ビットでサンプリングして１６ビットで１画素を表現
したり、またはＲＧＢ方式でＲを５ビット、Ｇを６ビッ
ト、Ｂを５ビットでサンプリングして１６ビットで１画
素を表現するような方法なので、色数を増やして色解像
度を上げるには１画素を表現するデータの情報量を増や
すことになり、必然的に１画素分のデータのビット数が
増える。現実的にはデータの最少単位は８ビットである
のが一般的であるため、色解像度を１段階上げる場合に
は、１画素につき８ビット増やす場合が多い。

【０００８】したがって、データバスを１画素のデジタ
ル画像データのビット幅分にすると、色解像度を上げる
ほどバス幅が広がり、ＬＳＩのピン数が増大し、基板の
高集積化を図りにくいというデメリットがあった。ま
た、多ビットのバスが同時スイッチングすることによ
り、大きなピークの電源ノイズが引き起こされ易くなっ
ており、電源ノイズからの保護のために電源端子を多数
必要とするため、ＬＳＩのピン数が多くなっていた。

【０００９】また、バス幅を１画素のデジタル画像デー
タのビット幅より狭くして画像処理系の持つフレームバ
ッファメモリに対して画素表示と非同期にデータを転送
する場合には、データの受け側デバイスにその分のメモ
リが必要となるためコストを下げにくく、また基板の高
集積化を図りにくいというデメリットがあった。

【００１０】したがって、本発明はデータバス幅を狭
め、また、ＬＳＩの端子数を減らし、かつ、フレームバ
ッファメモリを使用しないことで基板の高集積化を図
り、コストを削減することを目的とする。

【００１１】

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するために、本発明の画像データ転送方式で
は、ｎビットで構成される１画素分のデジタル画像デー
タを、２回以上のｍ回に分割し、ｎ／ｍビットを画素表
示サイクルのｍ倍速のサイクルで転送し、データの受け
側デバイスでｍ回にわたって送られてくるｎ／ｍビット
のデータをｎビットに整列し１画素のデジタル画像デー
タを復元することを特徴とする。

【００１２】また、本発明のデータ転送装置では、外部
記憶装置と接続してデータを授受する外部記憶装置イン
ターフェースと、前記外部記憶装置インターフェースを
通して読み込んだデータを格納するバッファメモリと、
各種データ処理デバイスに専用に接続して、前記バッフ
ァメモリに格納されたデータを転送する、１つまたは複
数のローカルバスインターフェースとを具備するデータ
転送装置において、該ローカルバスインターフェースの
１つは画像処理デバイスを接続して、ｎビットで構成す
る１画素分のデジタル画像データを、２回以上のｍ回に
分割し、ｎ／ｍビットを画素表示サイクルのｍ倍速のサ
イクルで転送することを特徴とする。

【００１３】また、本発明のデータ転送装置では、ＲＧ
Ｂ方式またはＹＵＶ方式でサンプリングされ１６ビット
で１画素を表現するデジタル画像データを、上位８ビッ
トと下位８ビットに分割し、画素表示サイクルの２倍速
のサイクルで８ビットずつ転送することを特徴とする。

【００１４】また、本発明の画像データ転送方式では、
２ｎビットで構成される２画素分のデジタル画像データ
を、４回以上の２ｍ回に分割し、ｎ／ｍビットを画素表
示サイクルのｍ倍速のサイクルで転送し、データの受け
側デバイスで２ｍ回にわたって送られてくるｎ／ｍビッ
トのデータを２ｎビットに整列し２画素のデジタル画像
データを復元することを特徴とする。

【００１５】また、本発明のデータ転送装置では、外部
記憶装置と接続してデータを授受する外部記憶装置イン
ターフェースと、前記外部記憶装置インターフェースを
通して読み込んだデータを格納するバッファメモリと、
各種データ処理デバイスに専用に接続して、前記バッフ
ァメモリに格納されたデータを転送する、１つまたは複
数のローカルバスインターフェースとを具備するデータ
転送装置において、該ローカルバスインターフェースの
１つは画像処理デバイスを接続して、２ｎビットで構成
する２画素分のデジタル画像データを、４回以上の２ｍ
回に分割し、ｎ／ｍビットを画素表示サイクルのｍ倍速
のサイクルで転送することを特徴とする。

【００１６】また、本発明のデータ転送装置では、ＹＵ
Ｖ方式でサンプリングされ３２ビットで２画素を表現す
るデジタル画像データを、上位から下位に順に８ビット
ずつに分割し、画素表示サイクルの２倍速のサイクルで
８ビットずつ転送することを特徴とする。

【００１７】

【実施例】図１は本発明の画像データ転送方式の１実施
例である。この例では１６ビット幅のデジタル画像デー
タを、ＬＳＢ側８ビットのローワードとＭＳＢ側８ビッ
トのハイワードに分けて転送する場合について説明す
る。１０１は本発明によるデータ転送装置の例である。
１０２は画像データ及び音声やプログラム等のデータを
格納している、ハードディスクまたは光ディスク等の外
部記憶装置である。１０３は外部記憶装置１０２との間
でデータを授受する外部記憶装置インターフェースであ
る。１１０はデータ転送装置１０１内でデータを転送す
るバスで本例では１６ビット幅を持つ。

【００１８】１０５は外部記憶装置から読み込んだデー
タを一時格納しておく目的のバッファメモリである。１
０４はバッファメモリ１０５との間でデータを授受する
バッファメモリインターフェースである。１０６はデジ
タル画像データを画像処理デバイスに転送するためのロ
ーカルバスインターフェースで、タイミング生成手段１
０７とセレクタ１０８を持つ。１１１はバッファメモリ
１０５からバッファメモリインターフェース１０４を通
して読み込んだデジタル画像データをローカルバスイン
ターフェース１０６に引き渡すデジタル画像データ専用
の内部バスで、本例では１６ビット幅を持つ。

【００１９】１０９は画像データ処理デバイスである。
１１７はデジタル画像データを画像処理デバイス１０９
に転送するバスで本例では８ビット幅である。１１２は
システムクロックで、データ転送装置１０１や画像処理
デバイス１０９またはその他の各種デバイスの基準クロ
ックである。１１３はドットクロックである。１１４は
セレクタ１０８がハイワードかローワードかの出力を決
定するセレクト信号で、ドットクロック１１３をタイミ
ング生成手段１０７でシステムクロック１１２によりサ
ンプリングして生成することができる。

【００２０】１１５は画像処理デバイス１０９に対し、
ローワードを取り込むよう指示するローワードストロー
ブ信号で、ドットクロック１１３をシステムクロック１
１２によりサンプリングして生成することができる。１
１６は画像処理デバイス１０９に対し、ハイワードを取
り込むよう指示するハイワードストローブ信号で、ドッ
トクロック１１３をシステムクロック１１２によりサン
プリングして生成することができる。１１９は画像処理
デバイス１０９のローワード用初段データ取り込みラッ
チで、ローワードストローブ信号１１５に同期してデー
タバス１１７の値をラッチする。１１８は画像処理デバ
イス１０９のハイワード用初段データ取り込みラッチ
で、ハイワードストローブ信号１１６に同期してデータ
バス１１７の値をラッチする。

【００２１】外部記憶装置１０２のデータを外部記憶装
置インターフェース１０３を通して読み込み、バッファ
メモリインターフェース１０４を通してバッファメモリ
１０５に一時格納する。バッファメモリ１０５に格納さ
れているデータは需要が生じるとバッファメモリインタ
ーフェース１０４を通して読み込み、ローカルバスイン
ターフェースにより各種デバイスに分配し、また、ロー
カルバスインターフェース１０６により画像処理デバイ
ス１０９に分配する。

【００２２】１６ビット幅のデジタル画像データをバッ
ファメモリ１０５から読み込み、装置内部を１６ビット
データバス１１１でローカルバスインターフェース１０
６に転送する。ローカルバスインターフェース１０６で
は、１６ビット幅のデータをセレクター１０８で８ビッ
トずつのローワード／ハイワードに分け、２回に渡って
外部の画像データ専用８ビットバス１１７に出力する。

【００２３】セレクタ１０８のセレクト信号１１４はタ
イミング生成手段１０７で、ドットクロック１１３をシ
ステムクロック１１２でサンプリングして生成すること
ができる。セレクタ１０８はセレクト信号１１４がロー
である時、データバス１１７にローワードのデータを出
力し、セレクト信号１１４がハイである時、データバス
１１７にハイワードのデータを出力する。その逆も可能
であることは明白である。同時に、画素表示クロック１
１３をシステムクロック１１２でサンプリングしてロー
ワードストローブ信号１１５及び、ハイワードストロー
ブ信号１１６を出力する。画像処理デバイス１０９では
ローワードストローブ信号１１５の立ち下がりエッジで
データバス１１７のデータを最初の８ビットとしてロー
ワード側に取り込み、次にハイワードストローブ信号１
１６の立ち下がりエッジでデータバス１１７のデータを
次の８ビットとしてハイワード側に取り込み、１６ビッ
トに整列して１画素分のデジタル画像データとして処理
を行う。

【００２４】例えばドットクロック１１３を５ＭＨｚ、
システムクロック１１２を４０ＭＨｚで構成すると、図
２のようなタイミングが考えられる。ドットクロック１
１３をシステムクロック１１２でサンプリングして、セ
レクト信号１１４とローワードストローブ信号１１５及
びハイワードストローブ信号１１４を生成する。１６ビ
ットデータバス１１１のデータは半分ずつローワード／
ハイワードにセレクト信号１１４で切り換えられ、８ビ
ットずつを倍サイクルで外部データバス１１７に出力す
る。８ビットデータをデータバス１１７に出力するとと
もに、ローワードストローブ信号１１５及び、ハイワー
ドストローブ信号１１６を出力する。、、で５Ｍ
Ｈｚサイクルでローワードをラッチし、’、’、
’で５ＭＨｚサイクルでハイワードをラッチしてお
り、データバス１１７は１０ＭＨｚサイクルでデータ転
送を行っていることになる。上の説明では、ローワード
を先に転送し、次にハイワードを転送しているが、その
逆も可能であることは明白である。 タイミング生成手
段１０７の１実現例を図５に示す。また、図５の回路の
各部信号のタイミングチャートを図６に示す。５０１は
Ｄフリップフロップで構成するシフトレジスタである。
５０２はＤフリップフロップで構成するタイミング信号
生成回路である。５０４は装置全体のリセット信号で、
本回路を構成する各Ｄフリップフロップを初期化する。
５０３は数個のゲート素子で構成するパルス信号生成回
路である。

【００２５】本例のＤフリップフロップは全てクロック
信号の立ち下がりでデータをラッチするものとして説明
する。また、ここでも図２と同様、システムクロック１
１２を４０ＭＨｚ、ドットクロック１１３を５ＭＨｚと
する。ドットクロック１１３をシフトレジスタ５０１の
初段Ｄフリップフロップでサンプリングし、順次システ
ムクロック１１２によって伝搬する。５０７はパルス信
号で、シフトレジスタ５０１の初段Ｄフリップフロップ
の出力信号５０５及び、２段目のＤフリップフロップの
出力信号５０６をパルス信号生成回路５０３に入力する
ことにより、ドットクロック１１３の立ち下がりをシス
テムクロック１１２でサンプリングした時点からシステ
ムクロック１１２の１周期分の幅を持つローレベルのパ
ルス信号になる。

【００２６】パルス信号５０７がタイミング信号生成回
路５０２に入力すると、タイミング信号生成回路５０２
の初段Ｄフリップフロップを初期化するため、セレクト
信号１１４がローレベルになる。ドットクロック１１３
の立ち下がりがシフトレジスタ５０１を伝搬して５０８
に出力されると、タイミング信号生成回路５０２の初段
Ｄフリップフロップはハイレベルをサンプリングするの
で、セレクト信号１１４はハイレベルになる。これによ
り、ドットクロック１１３の立ち下がりから、ドットク
ロック１１３と同周期でデューティ５０％のセレクト信
号１１４を生成でき、さらにセレクト信号１１４をシス
テムクロック１１２でサンプリングすることでローワー
ドストローブ信号１１５及びハイワードストローブ信号
１１６を生成できる。ドットクロック１１３がハイ期間
とロー期間の比率が等しい、デューティ５０％の波形、
あるいはデューティ５０％に極めて近い波形の場合、タ
イミング生成手段１０７はシフトレジスタだけで実現で
きる。

【００２７】上で説明したように、１６ビットのデジタ
ル画像データを８ビットずつ２回に分割し、１画素表示
期間を２回に分けて転送することで、１画素分のデジタ
ル画像データを１画素表示期間に転送することができ
る。１画素分のデジタル画像データは５ＭＨｚのサイク
ルで画像処理デバイス１０９に転送されてくることにな
り、５ＭＨｚのサイクルで１画素を表示するため、画像
処理デバイス１０９はフレームバッファメモリを必要と
しない。また、データバスの同時スチッチングによる電
源ノイズのピークが１／２以下になる。

【００２８】このような方法により、例えばＹＵＶ方式
で６５５３６色を１６ビットのデジタル画像データで表
現するような場合、上位８ビットと下位８ビットに分け
て転送し、受け側デバイスで１６ビットに整列すること
で、１画素表示期間に１画素のデジタル画像データを構
成するような方法が可能になる。

【００２９】ＹＵＶ方式は輝度成分（Ｙ成分）と色差成
分（Ｕ、Ｖ成分）で色を表現する方式で、人間の目で一
番解像度の高いＹ成分を８ビットでサンプリングし、比
較的解像度の低いＵ及びＶをそれぞれ４ビットでサンプ
リングするような方法で６５５３６色を１６ビットで表
現でき、１回目の転送でＹデータの８ビットを転送し、
次の転送でＵデータ４ビット及びＶデータ４ビットの８
ビットを転送し、受け側のデバイスで１６ビットに整列
し１画素のデジタル画像データとして処理するようなこ
とが可能である。

【００３０】また、例えば、３原色の濃淡で色を表現す
るＲＧＢ方式で、Ｙ成分への寄与が一番高いＧ成分を６
ビットでサンプリングし、Ｒ成分及びＢ成分を５ビット
でサンプリングすることで６５５３６色を１６ビットで
表現するようなデジタル画像データを転送するような場
合、１回目の転送でＲ成分５ビットとＧ成分の上位３ビ
ットの８ビットを転送し、次の転送でＧ成分の下位３ビ
ットとＢ成分５ビットの８ビットを転送し、受け側のデ
バイスで１６ビットに整列することで、１画素表示期間
に１画素のデジタル画像データを構成するような方法が
可能である。

【００３１】上では１６ビットのデジタル画像データを
８ビットずつ２回に分ける場合に付いて説明したが、Ｒ
ＧＢ各８ビットで計２４ビットで１画素を表現するデジ
タル画像データを２回あるいは３回に分けて転送するな
ど、任意のｎビットの画像データを、２回以上でｎを割
り切れる任意のｍ回に分けて転送することも可能である
ことは明白である。

【００３２】また、２画素分のデジタル画像データを１
単位とし、２画素表示期間で転送するような場合にも、
上記方法を適用できる。例えば、ＹＵＶ方式で隣合う２
画素でＵＶデータを共通としてそれぞれ８ビットでサン
プリングし、Ｙデータをそれぞれの画素で独立に８ビッ
トでサンプリングし、全体として２画素を３２ビットで
サンプリングすることで１６７７２１６色を表現するよ
うな場合、デジタル画像データの処理単位は２画素分の
３２ビットになる。上記３２ビットのデジタル画像デー
タを上位から順に、第１の画素のＹデータ８ビット、第
２の画素のＹデータ８ビット、第１及び第２の画素のＵ
データ８ビット、第１及び第２の画素のＶデータ８ビッ
トの順に構成し、８ビットずつを２画素表示期間にわた
って転送し、受け側デバイスで３２ビットに整列するこ
とで、２画素表示期間に２画素のデジタル画像データを
構成するような方法が可能になる。

【００３３】この場合の転送方式は、１画素のデジタル
画像データを、２画素のデジタル画像データを２分割し
たもので置き換えると、上記の１画素デジタル画像デー
タの転送に関する説明が当てはまる。この場合でも、受
け側デバイスである画像処理デバイスで２画素分のデジ
タル画像データが全て復元されるまでデータを格納して
おくのに必要となるバッファは高々２画素分程度のデー
タ量のもので済み、大規模なフレームバッファメモリを
必要とはしない。

【００３４】上ではシステムクロックが４０ＭＨｚで、
ドットクロックが５ＭＨｚの場合を例にあげて説明して
きたが、その他の組み合わせも可能であることは明白で
ある。

【００３５】

【発明の効果】以上で説明したように、本発明の画像デ
ータ転送方式では、ｎビットからなる１画素分のデジタ
ル画像データを１画素表示周期内にｍ回に分割してｎ／
ｍビットずつ転送することにより、データバスをｎ／ｍ
ビットにでき、ＬＳＩのピン数を削減できるため、基板
を高集積化することができる。また、画素表示周期に同
期してデータを転送するため、１画素表示周期に１画素
分のデジタル画像データを転送でき、画像処理デバイス
側にフレームバッファメモリを必要としないため、コス
トを低減できる。また、バスの同時スイッチングによっ
て引き起こされる電源ノイズのピークを低減でき、電源
ピンを削減できるためＬＳＩのピン数をさらに削減でき
る。

【００３６】また、本発明のデータ転送装置では、外部
記憶装置と接続してデータを授受する外部記憶装置イン
ターフェースと、前記外部記憶装置インターフェースを
通して読み込んだデータを格納するバッファメモリと、
各種データ処理デバイスに専用に接続して、前記バッフ
ァメモリに格納されたデータを転送する、１つまたは複
数のローカルバスインターフェースとを具備するデータ
転送装置において、該ローカルバスインターフェースの
１つはデジタル画像処理デバイスを接続して、ｎビット
で構成する１画素分のデジタル画像データを、２回以上
のｍ回に分割し、ｎ／ｍビットを画素表示サイクルのｍ
倍のサイクルで転送することを特徴とすることにより、
データバス幅をｎ／ｍにでき、基板を高集積化でき、コ
ストの低減を図れる。また、バスの同時スイッチングに
よって引き起こされる電源ノイズのピークを低減でき、
電源ピンを削減できるためＬＳＩのピン数を削減でき
る。

【００３７】また、本発明のデータ転送装置では、ＲＧ
Ｂ方式またはＹＵＶ方式でサンプリングされ１６ビット
で１画素を表現するデジタル画像データを、上位８ビッ
トと下位８ビットに分割し、画素表示サイクルの２倍の
サイクルで８ビットずつ転送することを特徴とするた
め、データバス幅を８ビットにすることができ、基板を
高集積化でき、コストの低減を図れる。また、バスの同
時スイッチングによって引き起こされる電源ノイズを低
減できるためＬＳＩのピン数を削減できる。

【００３８】また、本発明の画像データ転送方式では、
２ｎビットで構成される２画素分のデジタル画像データ
を、４回以上の２ｍ回に分割し、ｎ／ｍビットを画素表
示サイクルのｍ倍速のサイクルで転送し、データの受け
側デバイスで２ｍ回にわたって送られてくるｎ／ｍビッ
トのデータを２ｎビットに整列し２画素のデジタル画像
データを復元することを特徴とするため、データバスを
ｎ／ｍビットにでき、上記同様の効果が得られる。

【００３９】また、本発明のデータ転送装置では、外部
記憶装置と接続してデータを授受する外部記憶装置イン
ターフェースと、前記外部記憶装置インターフェースを
通して読み込んだデータを格納するバッファメモリと、
各種データ処理デバイスに専用に接続して、前記バッフ
ァメモリに格納されたデータを転送する、１つまたは複
数のローカルバスインターフェースとを具備するデータ
転送装置において、該ローカルバスインターフェースの
１つは画像処理デバイスを接続して、２ｎビットで構成
する２画素分のデジタル画像データを、４回以上の２ｍ
回に分割し、ｎ／ｍビットを画素表示サイクルのｍ倍速
のサイクルで転送することを特徴とすることにより、デ
ータバス幅をｎ／ｍにでき、上記同様の効果が得られ
る。

【００４０】また、本発明のデータ転送装置では、ＹＵ
Ｖ方式でサンプリングされ３２ビットで２画素を表現す
るデジタル画像データを、上位から下位に順に８ビット
ずつに分割し、画素表示サイクルの２倍速のサイクルで
８ビットずつ転送することを特徴とするため、データバ
ス幅を８ビットにすることができ、上記同様の効果が得
られる。

【図面の簡単な説明】

【図１】本発明によるデータ転送方式の１実施例の図。

【図２】図１の画像データ転送部のタイミングチャート
例の図。

【図３】従来のデータ転送装置の１例の図。

【図４】従来のデータ転送装置の１例の図。

【図５】タイミング生成手段の１例の図。

【図６】図５のタイミング生成手段のタイミングチャー
ト例の図。

【符号の説明】

１０１ データ転送装置 １０２ 外部記憶装置 １０３ 外部記憶装置インターフェース １０４ バッファメモリインターフェース １０５ バッファメモリ １０６ デジタル画像データ用ローカルバスインターフ
ェース １０７ タイミング生成手段 １０８ ８ビット２→１セレクタ １０９ 画像処理デバイス １１０ １６ビット内部バス １１１ デジタル画像データ用１６ビット内部バス １１２ システムクロック １１３ 画素表示同期信号（ドットクロック） １１４ ローワード／ハイワードセレクト信号 １１５ ローワードストローブ信号 １１６ ハイワードストローブ信号 １１７ 画像データ専用８ビットバス １１８ 初段ハイワードデータラッチ １１９ 初段ハイワードデータラッチ ３０１ データ転送装置 ３０２ デジタル画像データ用ローカルバスインターフ
ェース ３０３ デジタル画像データ用１６ビットバス ３０４ 画像処理デバイス ３０５ 初段データラッチ ４０１ データ転送装置 ４０２ デジタル画像データ用ローカルバスインターフ
ェース ４０３ フレームバッファメモリ ４０４ デジタル画像データ用８ビットバス ４０５ デジタル画像データ用１６ビットバス ５０１ シフトレジスタ ５０２ タイミング信号生成回路 ５０３ パルス信号生成回路 ５０４ リセット信号 ５０５ シフトレジスタの出力信号 ５０６ シフトレジスタの出力信号 ５０７ パルス信号 ５０８ シフトレジスタの出力信号

Claims (6)

【特許請求の範囲】
1. 【請求項１】 ｎビットで構成される１画素分のデジタ
   ル画像データを、２回以上のｍ回に分割し、ｎ／ｍビッ
   トを画素表示サイクルのｍ倍速のサイクルで転送し、デ
   ータの受け側デバイスでｍ回にわたって送られてくるｎ
   ／ｍビットのデータをｎビットに整列し１画素のデジタ
   ル画像データを復元することを特徴とする画像データ転
   送方式。
2. 【請求項２】 外部記憶装置と接続してデータを授受す
   る外部記憶装置インターフェースと、前記外部記憶装置
   インターフェースを通して読み込んだデータを格納する
   バッファメモリと、各種データ処理デバイスに専用に接
   続して、前記バッファメモリに格納されたデータを転送
   する、１つまたは複数のローカルバスインターフェース
   とを具備するデータ転送装置において、該ローカルバス
   インターフェースの１つは画像処理デバイスを接続し
   て、ｎビットで構成する１画素分のデジタル画像データ
   を、２回以上のｍ回に分割し、ｎ／ｍビットを画素表示
   サイクルのｍ倍速のサイクルで転送することを特徴とす
   るデータ転送装置。
3. 【請求項３】 ＲＧＢ方式またはＹＵＶ方式でサンプリ
   ングされ１６ビットで１画素を表現するデジタル画像デ
   ータを、上位８ビットと下位８ビットに分割し、画素表
   示サイクルの２倍速のサイクルで８ビットずつ転送する
   ことを特徴とする請求項２記載のデータ転送装置。
4. 【請求項４】 ２ｎビットで構成される２画素分のデジ
   タル画像データを、４回以上の２ｍ回に分割し、ｎ／ｍ
   ビットを画素表示サイクルのｍ倍速のサイクルで転送
   し、データの受け側デバイスで２ｍ回にわたって送られ
   てくるｎ／ｍビットのデータを２ｎビットに整列し２画
   素のデジタル画像データを復元することを特徴とする画
   像データ転送方式。
5. 【請求項５】 外部記憶装置と接続してデータを授受す
   る外部記憶装置インターフェースと、前記外部記憶装置
   インターフェースを通して読み込んだデータを格納する
   バッファメモリと、各種データ処理デバイスに専用に接
   続して、前記バッファメモリに格納されたデータを転送
   する、１つまたは複数のローカルバスインターフェース
   とを具備するデータ転送装置において、該ローカルバス
   インターフェースの１つは画像処理デバイスを接続し
   て、２ｎビットで構成する２画素分のデジタル画像デー
   タを、４回以上の２ｍ回に分割し、ｎ／ｍビットを画素
   表示サイクルのｍ倍速のサイクルで転送することを特徴
   とするデータ転送装置。
6. 【請求項６】 ＹＵＶ方式でサンプリングされ３２ビッ
   トで２画素を表現するデジタル画像データを、上位から
   下位に順に８ビットずつに分割し、画素表示サイクルの
   ２倍速のサイクルで８ビットずつ転送することを特徴と
   する請求項５記載のデータ転送装置。