JPH03113551A - データ転送装置 - Google Patents

データ転送装置

Info

Publication number
JPH03113551A
JPH03113551A JP1252568A JP25256889A JPH03113551A JP H03113551 A JPH03113551 A JP H03113551A JP 1252568 A JP1252568 A JP 1252568A JP 25256889 A JP25256889 A JP 25256889A JP H03113551 A JPH03113551 A JP H03113551A
Authority
JP
Japan
Prior art keywords
data
register
error
parity
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1252568A
Other languages
English (en)
Inventor
Naoki Okano
直樹 岡野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1252568A priority Critical patent/JPH03113551A/ja
Publication of JPH03113551A publication Critical patent/JPH03113551A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Detection And Correction Of Errors (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データの転送手段に利用する。特に、パリテ
ィエラーの発生による誤データが転送されることを防止
し、転送データの信頼性を向上する手段に関する。
〔概要〕
本発明は、データ転送装置の誤データ転送防止手段にお
いて、 一つのデータを分割した二つのデータを交互に転送し、
一方のデータに誤りが発生すると他方のデータを使用す
ることにより、 データを連続して転送することができるようにしたもの
である。
〔従来の技術〕
従来例では、データ転送中にパリティエラーが発生する
とすぐに転送を中断するかまたはパリティエラーの発生
を報告するフラグなどをセットし、転送終了を待ってエ
ラー処理に移行して転送のりトライを実行したりまたは
そのデータ転送系をダウンさせていた。
〔発明が解決しようとする問題点〕
このように従来例では、転送データにパリティエラーが
発生すると、パリティエラーの発生回数に係わらず転送
を最初からリトライしたり、その転送系をダウンさせる
ので、任意の1バイトデータに転送段階でパリティエラ
ーが生じた場合にでも最初からデータを送り直す無駄な
動作が必要になったり、以降データ転送が不能になった
り、システム全体に多大な影響を及ぼす結果になる欠点
がある。
本発明は、このような欠点を除去するもので、転送段階
でのエラー発生時でもデータ転送が継続して行えるデー
タ転送装置を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、ひとつのデータをバスに出力する出力手段お
よびこのバスを経由するデータを取り込みこのデータの
誤りを判定する入力手段を備えたデータ転送装置におい
て、上記出力手段は、データの前半である一次データを
上記バスに出力する第一レジスタおよびデータの後半で
ある二次データを上記バスに出力する第二レジスタを備
え、上記入力手段は、一次データを取り込む第三レジス
タ右よび二次データをこの第三レジスタのデータ取り込
みタイミングで取り込む第四レジスタと、上記第三レジ
スタが取り込む一次データの誤りを判定する第一判定手
段および上記第四レジスタが取り込む二次データの誤り
を判定する第二判定手段と、上記第三レジスタの出力を
上記第四レジスタのデータ取り込みタイミングで取り込
む第五レジスタと、上記第一判定手段およびまたは上記
第二判定手段が正常を判定した上記第三レジスタの出力
または上記第五レジスタの出力の一方を選択して出力す
る選択手段および上記第一判定手段および上記第一判定
手段がともに異常を判定したときに設定されるフラグを
格納するエラーフラグ手段とを備えたことを特徴とする
〔作用〕
一つのデータを一次データおよび二次データに分割し、
この二つのデータを連続して交互に転送する、例えば、
一次データにエラーが発生ずると、−時的に二次データ
を利用する。これにより、データ転送のりトライや転送
系の停止を減少させて転送の信頼性を高める。
〔実施例〕
以下、本発明の一実施例について図面を参照して説明す
る。第1図は本発明の一実施例の構成を示すブロック構
成図であり、第2図は第1図の動作を示すタイミングチ
ャートである。この実施例は、第1図に示すように、パ
リティ付データバス10と、−訳出力レジスタ20と、
二次出力レジスタ21と、一次入力レジスタ30と、二
次入力レジスタ31と、位相調整レジスタ32と、一次
パリティチェッカ40と、二次パリティチエッカ41と
、セレクタ50と、セレクタ制御回路60と、エラーフ
ラグ70とを備える。すなわち、この実施例は、ひとつ
のデータをバスであるパリティ付データバス10に出力
する出力手段およびこのバスを経由するデータを取り込
みこのデータの誤りを判定する入力手段を備え、さらに
、本発明の特徴とする手段として、上記出力手段は、デ
ータの前半である一次データを上記バスに出力する第一
レジスタである一次出力レジスタ20およびデータの後
半である二次データを上記バスに出力する第二レジスタ
である二次出力レジスタ21を備え、上記入力手段は、
一次データを取り込む第三レジスタである一次人カレジ
スタ30および二次データをこの第三レジスタのデータ
取り込みタイミングで取り込む第四レジスタである二次
入力レジスタ31と、上記第三レジスタが取り込む二次
データの誤りを判定する第一判定手段である二次パリテ
ィチェッカ40および上記第四レジスタが取り込む二次
データの誤りを判定する第二判定手段である二次パリテ
ィチエッカ41と、上記第三レジスタの出力を上記第四
レジスタのデータ取り込みタイミングで取り込む第五レ
ジスタである位相調整レジスタ32と、上記第一判定手
段およびまたは上記第二判定手段が正常を判定した上記
第三レジスタの出力または上記第五レジスタの出力の一
方を選択して出力する選択手段であるセレクタ50およ
びセレクタ制御回路60、および上記第一判定手段およ
び上記第一判定手段がともに異常を判定したときに設定
されるフラグであるエラーフラグ70を格納するエラー
フラグ手段とを備える。
次に、この実施例の動作を説明する。
パリティ付データバス10に接続された二次出力レジス
タ20と二次出力レジスタ21とは同一タイミングでデ
バイス側のデータを格納する。−吹出力レジスタ20は
格納データの確定期間の前半部分でパリティ付データバ
ス10に二次データを出力し、二次出力レジスタ21は
格納データの確定期間の後半部分でパリティ付データバ
ス10に二次データを出力する。一次入力レジスタ30
と二次入力レジスタ31とはパリティ付データバス10
を経由して転送されてきたデータを二次出力レジスタ2
0および二次出力レジスタ21の出力タイミングに同期
して取り込み、それぞれ一次データと二次データを格納
する。位相調整レジスタ32は一次入カレジスタ30の
出力を二次入力レジスタ31の取り込みタイミングと同
一タイミングで取り込み、二次入力レジスタ31の格納
データとの位相合わせを行う。一次デー′りと二次デー
タとは同一データであるので、データ転送中にデータ化
けが生じていなければ、位相調整レジスタ32と二次入
力レジスタ31に格納されたデータは同一データである
。一次パリティチェッカ40は一次人カレジスタ30の
データ取り込みタイミングで二次データのパリティチエ
ツクを行い、その結果をセレクタ制御回路60に報告す
る。
セレクタ制御回路60は二次データにパリデイエラーが
なければ位相調整レジスタ32と二次入力レジスタ31
のデータ確定期間にセレクタ50が位相調整レジスタ3
2の出力データを選択するセレクト信号を生成し、一方
、一次データにパリティエラーを検出した場合はこのデ
ータ確定期間にセレクタ50が二次入力レジスタ31の
出力データを選択するセレクト信号を生成する。二次パ
リティチエッカ41は二次入力レジスタ31のデータ取
り込みタイミングで二次データのパリティチエツクを行
い、その結果をエラーフラグ70に報告し、一次データ
にも二次データにも同時にパリティエラーを検出した場
合には、データパリティエラーとしてエラー処理を要求
するフラグをセットする。
第2図のタイミングチャートは、データd1、d3の転
送時に二次データにパリティエラーが発生し、データd
3の転送時には二次データにもパリティエラーが発生し
た例である。セレクタ制御回路60の信号はロー状態で
二次データ側、ハイ状態で二次データ側を選択するもの
として示している。データdOおよびd2は二次データ
にパリティエラーが発生していないので、一次データ1
dOおよび1d2がホスト側に出力され、データd1お
よびd3では二次データにパリティエラーが発生してい
るので、二次データ2dlおよび2d3がホスト側に出
力される。ただし、データd3は二次データにもパリテ
ィエラーが発生しているので、エラーフラグ70がセッ
トされエラー処理の要求を行う。
〔発明の効果〕
本発明は、以上説明したように、同一データを二次デー
タ、二次データと連続して交互にデータ転送し、一次デ
ータでパリティエラーが発生した場合にでも一時的に二
次データを使用することにより誤データの転送を防止し
てデータの信頼性を増すとともに、データ転送を最初か
らリトライしたり、また転送系を無条件にダウンさせる
必要性を減少させることができる効果がある。
【図面の簡単な説明】
第1図は、本発明実施例の構成を示すブロック構成図。 第2図は、本発明実施例の動作を示すタイミングチャー
ト。 10・・・パリデイ付データバス、20・・・−訳出力
レジスタ、21・・・二次出力レジスタ、30・・・一
次入力レジスタ、31・・・二次入力レジスタ、32・
・・位相調整レジスタ、40・・・一次パリティチェツ
力、41・・・二次パリティチエ7カ、50・・・セレ
クタ、60・・・セレクタ制御回路、70・・・エラー
フラグ。

Claims (1)

  1. 【特許請求の範囲】 1、ひとつのデータをバスに出力する出力手段およびこ
    のバスを経由するデータを取り込みこのデータの誤りを
    判定する入力手段を備えたデータ転送装置において、 上記出力手段は、データの前半である一次データを上記
    バスに出力する第一レジスタおよびデータの後半である
    二次データを上記バスに出力する第二レジスタを備え、 上記入力手段は、一次データを取り込む第三レジスタお
    よび二次データをこの第三レジスタのデータ取り込みタ
    イミングで取り込む第四レジスタと、上記第三レジスタ
    が取り込む一次データの誤りを判定する第一判定手段お
    よび上記第四レジスタが取り込む二次データの誤りを判
    定する第二判定手段と、上記第三レジスタの出力を上記
    第四レジスタのデータ取り込みタイミングで取り込む第
    五レジスタと、上記第一判定手段およびまたは上記第二
    判定手段が正常を判定した上記第三レジスタの出力また
    は上記第五レジスタの出力の一方を選択して出力する選
    択手段および上記第一判定手段および上記第一判定手段
    がともに異常を判定したときに設定されるフラグを格納
    するエラーフラグ手段と を備えたことを特徴とするデータ転送装置。
JP1252568A 1989-09-28 1989-09-28 データ転送装置 Pending JPH03113551A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1252568A JPH03113551A (ja) 1989-09-28 1989-09-28 データ転送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1252568A JPH03113551A (ja) 1989-09-28 1989-09-28 データ転送装置

Publications (1)

Publication Number Publication Date
JPH03113551A true JPH03113551A (ja) 1991-05-14

Family

ID=17239188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1252568A Pending JPH03113551A (ja) 1989-09-28 1989-09-28 データ転送装置

Country Status (1)

Country Link
JP (1) JPH03113551A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349479B2 (en) 2002-04-10 2008-03-25 Denso Corporation Communications system of two-wire line enhancing fail-safe performance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7349479B2 (en) 2002-04-10 2008-03-25 Denso Corporation Communications system of two-wire line enhancing fail-safe performance

Similar Documents

Publication Publication Date Title
US20040221195A1 (en) Information processing apparatus
JPH02199938A (ja) データ伝送誤り検出方式
JPH03113551A (ja) データ転送装置
JPH06204989A (ja) データ通信装置
JPH02266728A (ja) データ伝送誤り制御方式
JPH0535616A (ja) データ転送システム
JPS63161741A (ja) デ−タ伝送システム
JPH01277951A (ja) データ転送装置
JP2645021B2 (ja) バス異常検査システム
JP2919366B2 (ja) バス障害処理方式
JPS6051136B2 (ja) デ−タ誤り検出方式
JPH0335327A (ja) 多数決障害処理装置
JPH0786789B2 (ja) 実時間タイマレジスタ更新制御方式
JPH0135369B2 (ja)
JPS6212549B2 (ja)
JPH0760391B2 (ja) 誤り訂正機構
JPH02170250A (ja) 情報処理装置
JPH0844636A (ja) バスインタフェース装置及び同バスインタフェース装置を複数備えた情報処理システム
JPH0298711A (ja) 数値制御データ転送チェック方式
JPH04182829A (ja) マイクロプログラム制御装置
JPS62114047A (ja) 記憶装置
JPH0470950A (ja) Cpu間通信装置
JPH033054A (ja) 通信データ抜け防止方法
JPH0310360A (ja) ディージーチェイン方式の制御装置
JPS61255441A (ja) 情報処理装置