JPH03108831A - 個数検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 例えば、ディジタル伝送装置でアラームを検出する際に
使用される個数検出回路に関し、該個数検出回路のゲー
ト数の削減を図ることを目的とし、 入力端子とキャリイン端子とを利用してｍビット中の１
または０の個数を加算する第１のリップルキャリ加算部
分と該第１のリップルキャリ加算部分での加算結果とキ
ャリイン端子に入力する該並列データ中の未計数の１ま
たは０の個数とを加算する第２のリップルキャリ加算部
分と該並列データ中の１または０の前回までの累積個数
が格納されているが、Ｔ時間毎にリセットされる記憶部
分と該第２のリップルキャリ加算部分からの加算結果と
該並列データ中の未計数の１または０の個数と該記憶部
分から出力される前回までの累積個数とを加算して現在
までの累積個数を求め、該記憶部分に格納されている累
積個数を更新する加算部分とを有する様に構成する。

〔産業上の利用分野〕

本発明は１例えば、ディジタル伝送装置でアラームを検
出する際に使用される個数検出回路に関するものである
。

例えば、伝送路には送信側から送出されたパルス列が伝
送されている。このパルス列は伝送すべき情報に対応し
た１、０のパルスが混在しているが、ｌとＯの割合は長
時間でみるとほぼ半々となる。

しかし、送信側障害の際にはこのパルス列は。

例えば連続して１になる様に決められているので。

個数検出回路でパルス列のＴ時間当たりの１の個数を検
出する。そして、アラーム検出回路で上記の検出個数が
連続して所定回数、しきい値を越えていることを検出す
るとこのアラーム検出回路から送信側障害発生としてア
ラームを送出する様にしている。

この時、個数検出回路としてゲート数の削減を図ること
が要望されている。

〔従来の技術〕

第５図は従来例のブロック図を示す。以下、８ビツトデ
ータ中のＴ時間当たりの１の数を求めるとして９図の動
作を説明する。

先ず、入力する並列８ビツトデータ（Ｄ７〜ＤＯ）がそ
れぞれ対応する４ビツトのカウンタ１１〜１８の端子Ｅ
Ｎに加えられるが、これらのカウンタは端子ＥＮに１が
入力する度にクロックＣＫ、をカウントしてカウント値
を出力する。

加算器２１〜２４はそれぞれ対応する２つのカウンタの
カウント値を加算して、加算値を次段の対応する加算器
２５．２６に送出する。

そこで、加算器２５は加算器２１．２２の加算値を加算
し、加算器２６は加算器２３．２４の加算値を加算して
それぞれ加算器２７に加える。そこで、この加算器２７
でＤ７〜ＤｏＯ中の１の個数が得られるが、この値は１
クロツク（ＣＫＩ）分である。

次に、再び並列８ビツトがカウンタ１１〜１８の端子Ｅ
Ｎに入力するが、上記と同様な動作をして加算器２７に
Ｄ７〜Ｄｏの中の１の個数が得られるが、この値は前回
と今回の２クロツク分の１の個数である。

この様に、加算器２７で並列データＤ７〜ＤＯに含まれ
る１の個数を累積するが、カウント開始後。

時間Ｔ経過するとクロックＧＫ、がフリップフロップ（
以下、　ＦＦと省略する）２８に加えられて加算器２７
の累積個数がＦＦに取り込まれて外部に送出される。

これと同時にカウンタ１１〜１８には図示しないリセッ
ト信号が入力して全てリセットされるので。

カウンタの出力はＯとなり１次のＴ時間当たりの１の数
を求める為に上記の動作を繰り返す。

〔発明が解決しようとする課題］ ここで、８ビット並列データの中の１の個数を求める為
に、各ビット毎にカウンタ１１〜１８を設けて１の個数
をカウントした後、これらのカウント値゛を７個の加算
器２１〜２７を用いて順次、加算するので、ゲート規模
が大きくなると云う問題がある。

本発明は該個数検出回路のゲート数の削減を図ることを
目的とする。

〔課題を解決する為の手段〕

第１図は本発明の原理ブロック図を示す。

図中、３は入力端子とキャリイン端子とを利用してｍビ
ット中の１またはＯの個数を加算する第１のリップルキ
＋り加算部分で、４は該第１のリップルキャリ加算部分
での加算結果とキャリイン端子に入力する該並列データ
中の未計数の１またはＯの個数とを加算する第２のリッ
プルキャリ加算部分である。

また、６は該並列データ中の１またはＯの前回までの累
積個数が格納されているが、Ｔ時間毎にリセットされる
記憶部分で、５は該第２のリップルキャリ加算部分から
の加算結果と該並列データ中の未計数の１または０の個
数と該記憶部分から出力される前回までの累積個数とを
加算して現在までの累積個数を求め、該記憶部分に格納
されている累積個数を更新する加算部分である。

〔作用〕

本発明は並列データ中の１の個数をカウンタを用いずに
第１．第２のリップルキャリ加算部分で検出する様にし
た。

ここで、第１のリップルキャリ加算部分を構成する加算
器は端子Ａ、端子Ｂ、端子Ｃｉが設けられていて、１つ
のリップルキャリ加算器で３ビツト中の１の個数を求め
ることができる。

また、第２のリップルキャリ加算部分も同様に。

第１のリップルキャリ加算部分の２つの加算結果と並列
データ中の未計数１またはＯとの加算を１つのリップル
キャリ加算器で行うことができる。

即ち、加算器を使用するので従来例の様に１ビツト毎に
設ける必要はなくなる。

更に、記憶部分には前回までの累積個数が格納されてい
るが、これを加算部分に出力して、該第１、第２のリッ
プルキャリ加算部分の加算結果と並列データ中の未計数
１またはＯとを加算することにより現在までの累積個数
が求められる。これを繰り返して、Ｔ時間当たりの１ま
たは０の累積個数が得られる。

これにより１個数検出回路のゲート数の削減が図られる
。

〔実施例〕

第２図は実施例のブロック図、第３図は第２図の動作説
明図を示す。尚、第３図中の左側の符号は第２図中の同
じ符号の部分の波形を示す。

ここで、リップルキャリ加算器３１１３２は第１のリッ
プルキャリ加算部分３の構成部分、リップルキャリ加算
器４１は第２のリップルキャリ加算部分４の構成部分、
加算器５１は加算部分５の構成部分、フリップフロップ
６１は記憶部分６の構成部分を示すゆ 以下、Ｔ時間当たりの８ビット並列データ（０７〜Ｄｏ
）中の１の個数を数えるとして、第３図を参照して第２
図の動作を説明する。

先ず、第３図−■〜ａに示す様に並列データ８ビツトデ
ータ（０７〜ＤＯ）として１０１０榊１１００が入力す
ると、このデータのうち、最上位Ｄ７゜Ｄ６．　Ｄ５の
１．０．１がリップルキャリ加算器３１の端子Ａ、端子
Ｂ、端子Ｃｉに入力する。

ここで、リップルキャリ加算器３１は〔（端子Ａの入力
＋端子Ｂの入力）子端子Ｃｉの入力〕の加算を行うので
、上記の３ビツトが入力すると１０（１０進法の２）を
リップルキャリ加算器４１の端子Ａに出力する。

同様に、　Ｄ４．　Ｄ３．　Ｄ２の０．１．１がリップ
ルキャリ加算器３２の端子Ａ、端子Ｂ、端子Ｃ４に入力
すると、これらを加算して、上記と同様に１０をリップ
ルキャリ加算器４１の端子Ｂに出力する。

リップルキャリ加算器４１は端子Ａ、端子Ｂのそれぞれ
に１０が、端子Ｃ１にＤｌのＯが加えられるので、加算
結果の１００　（１０進法の４）を加算器５１に送出す
る。尚、第３図〜■−ａの＾３〜ＡＯにはこの加算器４
１とＤＯとの１の和の０１００が記載されである。

加算器５１には１００と００のＯと第３図−■−ａに示
す様にフリップフロップ（以下、　ＦＦと省略する）６
１に格納された前回までの累積個数の０Ｏ０００００（
後記）が加えられるので、加算されてｏｏｏｏｉｏｏが
出力されると共に、第３図−■−ｂに示す様にこの加算
値がＦＦ　６１に格納される。

尚、　ＦＦ　６１は第３図−■のリセットパルスＲＥＳ
ＥＴでリセットされたので第３図−■−ａに示す様に０
が格納されていた。

次に、第３図−■−すに示す様にＤ７〜ＤＯとして１０
１０１０１１が入力すると、上記と同様な動作をしてリ
ップルキャリ加算器３Ｌ３２からそれぞれ加算値１０を
リップルキャリ加算器４１に送出するので、この加算器
４１は２つの加算結果とＤｌの１とを加算して得た１０
１の加算結果を加算器５１に送出する。

加算器５１は入力する加算結果１０１とＤｏの１とＦＦ
　６１からの前回までの累積個数００００１００とを加
算して第３図−■−〇に示す様に累積個数０００１００
１をＦＦ　６１に格納して、最新の個数にとして更新す
る。

更に、第３図−■−Ｃに示す様にＤ７〜Ｄｏとして１０
００００１０が入力すると上記と同様な動作をしてリッ
プルキャリ加算器３１．３２から加算値０１゜００をそ
れぞれリップルキャリ加算器４１に送出するので、この
加算器４１は２つの加算結果とＤｌの１とを加算して得
た０１０の加算結果を加算器５１に送出する。

加算器５１は入力する加算結果０１０とＤＯの０とＦＦ
　６１からの０００１００１とを加算した加算結果００
０１０１１を出力すると共に、これを累積個数としてＦ
Ｆ　６１に格納して更新する（第３図−■−ｄ参照）。

即ち、３個のリップルキャリ加算器、１個の加算器、１
個ＯＦＦで８ビット並列データ中の１の累積個数を求め
ることができるので２従来例に比較してゲート規模の削
減となる。

第４図は個数検出回路適用例説明図である。

図はインバータ７３を介して並列８ビツトのデータを個
数検出回路７１に加えるので、この個数検出回路ではデ
ータ中００の１時間毎の累積値を上記と同様に求め、０
０個数をＡＩＳ検出回路７２に送出する。

ＡＩＳ検出回路では、ある時間内に入力した０の個数が
予め定めたしきい値以下か否かを検出し。

しきい値以下の時はアラームを送出して、送信側に異常
が発生したことを通知する。

〔発明の効果〕

以上詳細に説明した様に本発明によれば該個数検出回路
のゲート数の削減が図られると云う効果がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図 第３図は第２図の動作説明図、 第４図は個数検出回路適用例説明図、 第５図は従来例のブロック図を示す。 ここで、 ３は第１のリップルキャリ加算部分、 ４は第２のリップルキャリ加算部分、 ５は加算部分、 ６は記憶部分を示す。 第１囚 １１！１２国の動作説明図 第 づ 因 イえ来例のアロツク図 」

Claims (1)

1. 【特許請求の範囲】 入力するｎビット並列データ（ｎは正の整数）中の１ま
   たは０のＴ時間当たりの個数を求める際に、 入力端子（Ａ＿１、Ｂ＿１）とキャリイン端子（Ｃ＿ｉ
   ＿１）とを利用してｍビット（ｍは正の整数で、ｎ≧ｍ
   ）中の１または０の個数を加算する第１のリップルキャ
   リ加算部分（３）と 該第１のリップルキャリ加算部分での加算結果とキャリ
   イン端子（Ｃ＿ｉ＿２）に入力する該並列データ中の未
   計数の１または０の個数とを加算する第２のリップルキ
   ャリ加算部分（４）と 該並列データ中の１または０の前回までの累積個数が格
   納されているが、Ｔ時間毎にリセットされる記憶部分（
   ６）と 該第２のリップルキャリ加算部分からの加算結果と該並
   列データ中の未計数の１または０の個数と該記憶部分か
   ら出力される前回までの累積個数とを加算して現在まで
   の累積個数を求め、該記憶部分に格納されている累積個
   数を更新する加算部分（５）とを有することを特徴とす
   る個数検出回路。