JPH03106071A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 各種の仕様規格に対応可能な入出力回路を有する半導体
集積回路装置に関し、 製造段階でのリスクが無く、完成後の仕様変更、選択が
可能でユーザの要求に幅広く対応でき、かつオプション
マスクの廃止や単層化を達或できる半導体集積回路装置
を提供することを目的とし、内部の論理演算回路で各種
の論理演算やデータ処理を行い、入出力端子を介して外
部とデータや信号のやり取りを行う半導体集積回路装置
において、前記論理演算回路に対する複数の人出力規格
を設定するプログラムを外部から受け入れ保持するプロ
グラム保持手段と、該部保持手段に保持されたプログラ
ムに基づいて複数の入出力規格のうちの１つを選択し、
前記論理演算回路についてのデータや信号に応答又は対
応するように選択した入出力規格の実現を指令する規格
指令手段と、複数の入出力規格を実現可能で入出力端子
に接続される所定数の規格回路を有し、規格指令手段か
らノ指令に基づいて１つの規格回路をアクティブにして
入出力端子に接続する規格実行手段と、を設けるように
構成する。

〔産業上の利用分野〕

本発明は、半導体集積回路装置に係り、詳しくは、各種
の仕様規格に対応可能な入出力回路を有する半導体集積
回路装置に関する。

標準ロジック（ｓｔａｎｄａｒｄ　ｌｏｇｆｃ）とは、
半導体メーカによってあらかじめ汎用性をもたせて、い
ろいろの応用分野に使えるようにつくられたでき合いの
ＩＣのことである。ＩＣの戒長時代には、何種類かのロ
ジックが製品化されたが、次第に統一され、ＣＭＬ　（
ＥＣＬ）系、ＴＴＬ系、そしてＣＭＯＳ系のロジックの
３タイプに集約された。

このような背景下、例えば種々の規格を要求される汎用
、カムタムマイクロコントローラではユーザ（Ｉ客）の
仕様規格に対して幅広く対応可能な標準的な人出力回路
を設計する必要が生じている。

〔従来の技術〕

従来の半導体集積回路装置（以下、適宜ＬＳＩという〉
では、例えば出力回路の場合、一つのＬＳＩチップにつ
いてユーザによって規格の異なる入出力端子の仕様が存
在するときは、予め製造マスク（オプションマスク）に
よるスイソチングにより各規格に見合う電気特性を選択
可能な出力回路を設計しておき、仕様に応じてオプショ
ンマスクを選択、起版して対応している。なお、これは
人力回路についても同様である。

〔発明が解決しようとする課題］ しかしながら、このような従来の半導体集積回路装置に
あっては、規格の選択を製造マスクの使い分けによって
製造工程中に行い、完成品で規格の試験を実施する構戒
になっていたため、試験の結果が悪いと仕様に対応する
規格を十分に満たせず、製造段階でのリスクがあるとい
う問題点があった。

また、同様の理由で完戒品後の仕様変更、選択が不可能
でユーザの仕様規格に対して幅広く対応できないという
問題点もあった。

さらに、例えばカムタムマイコンの分野においては、ユ
ーザプログラム用のＲＯＭを内蔵するものが大半を占め
ており、製造工程上でオプションマスクの組み合わせが
必要な場合もあることから、複数のオプションマスクが
必要となったりして製造管理も難しくなるという問題点
があった。

そこで本発明は、製造段階でのリスクが無く、完或後の
仕様変更、選択が可能でユーザの要求に幅広く対応でき
、かつオプションマスクの廃止や単層化を達或できる半
導体集積回路装置を提供することを目的としている。

〔課題を解決するための手段〕

本発明による半導体集積回路装置は上記目的達威のため
、その原理ブロック図を第１図に示すように、内部の論
理演算回路ｌで各種の論理演算やデータ処理を行い、人
出力端子２を介して外部とデータや信号のやり取りを行
う半導体集積回路装置において、前記論理演算回路ｌに
対する複数の人出力規格を設定するプログラムを外部か
ら受け入れ保持するプログラム保持手段３と、該プログ
ラム保持千段３に保持されたプログラムに基づいて複数
の入出力規格のうちの１つを選択し、前記論理演算回路
１についてのデータや信号に応答又は対応するように選
択した入出力規格の実現を指令する規格指令千段４と、
複数の人出力規格を実現可能で人出力端子２に接続され
る所定数の規格回路を有し、規格指令千段４からの指令
に基づいて１つの規格回路をアクティブにして入出力端
子２に接続する規格実行千段５と、を設けている。

〔作用〕

本発明では、プログラム保持千段３に外部からプログラ
ムを入力すると、このプログラムに基づいて規格指令千
段４により複数の入出力規格のうちの１つが選択され、
論理演算回路１についてのデータや信号に応答又は対応
するように選択した入出力規格を実現するための指令が
規格実行千段５に出力され、規格実行手段５では複数の
入出力規格を実現可能で入出力端子２に接続される所定
数の規格回路のうちの１つの規格回路がアクティブにな
って入出力端子２に接続される。

したがって、プログラム保持千段３に対するプログラム
の入力内容を変えるのみで、最も都合の良い規格を選択
することができる。その結果、製造段階でのリスクが無
く、完ｅ．後の仕様変更、選択が可能でユーザの要求に
幅広く対応でき、オプションマスクの廃止や単層化を達
或できる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第２図は本発明に係る半導体集積回路装置の第１実施例
を示す図であり、本実施例は規格の異なる出力回路を２
タイプで構戒した選択形出力回路を有するＬＳＩへの適
用例である。第２図において、１１は専用レジスタ（プ
ログラム保持手段に相当〉であり、専用レジスタ１１は
レジスタライトクロソクによって同期を取るクロソクド
インバータ１２、インバータ１３および２つのインバー
タをたすき掛けにしたフリップフロソプ１４により構或
され、２つの出力規格を設定するプログラムのうちの１
つのデータを外部から受け入れレジスタライトクロツタ
に同期しクロックドインバータ１２を介してフリソブフ
ロソプ１４に記憶ずる。外部からのプログラムデータは
論理演算回路２１に対する２つの出力規格のうち１つを
選択するためのもので、該データは″１″又は“０″で
ある。

専用レジスタ１ｌに保持されたプログラムデータはデコ
ーダ（規格指令手段に相当）１５に人力されており、デ
コーダ１５はインバータ１６、ナンドゲート１７、Ｉ８
およびノアゲー口９、２０により構威され、論理演算回
路２１からの出力データ信号に応答し、専用レジスタ１
１に保持されたプログラムデータによって選択された出
力規格の実現を指令する信号を出力回路２２に出力する
。

論理演算回路２１はＬＳＩのチソブの内部で各種の論理
演算を行うもので、ＬＳＩチップがマイクロコントロー
ラであればデータ処理も行い、これらの処理結果に対応
する２値信号（“１”又は“０”）を出力データ信号と
してデコーダｌ５に出力する。出力回路（規格実行手段
に相当）２２は２つの出力ドライバ（規格回路に相当）
２３、２４を有し、各出力ドライバ２３、２４はＬＳＩ
チソブの出力端子２５に接続される。なお、第２図では
省略しているが、ＬＳＩチップの出力端子の数と同しだ
け専用レジスク１１，デコーダｌ５および出力回路２２
が存在している。

出力ドライバ２３、２４は大電流出力、小電流出力の各
規格にそれぞれ対応しており、出力ドライバ２３はＰチ
ャネルのＭＯＳトランジスタ（以下、ＰＭＯＳトランジ
スタという）２６およびＮチャネルのＭＯＳ　Ｉ−ラン
ジスタ（以下、ＮＭＯＳ！−ランジスタという）２７か
らなり、出力ドライバ２４はＰＭＯＳトランジスタ２８
およびＮＭＯＳ　トランジスタ２９からなる。そして、
各ＭＯＳトランジスタ２６〜２９のゲートにはデコーダ
１５における各ナンドゲ一口７〜２０からの信号がそれ
ぞれ供給される。

次に、作用を説明するが、説明の都合上、第２図中にお
ける所定のラインをノードＮ，〜Ｎ６とする。

まず、外部のソフトウェアによりレジスタライトクロソ
クに同期してプログラムデータとして“ｌ”を専用レジ
スタ１１に書き込むと、ノードＮ！は“１”となる。こ
れにより、論理演算回路２１からの出力データ信号に同
期して（例えば出力データ信号＝“１”）デコーダｌ５
の各ナンドゲート１７〜２０が作動し、それぞれノード
Ｎ３−“０”、ノードＮ，一″１″、ノードＮ６−″Ｏ
ｆｉ、ノードＮ４−“０”となるため、出力回路２２に
おいてはＭＯＳトランジスタ２６がオン、ＮＭＯＳＩ−
ランジスタ２７がオフして出力ドライバ２３がアクティ
ブ状態となり、一方、ＰＭＯＳ｝ランジスタ２８および
ＮＭＯＳトランジスタ２９は共にオフして出力ドライバ
２４は非アクティブ状態となる。したがって、大電流出
力規格に対応する出力ドライバ２３のアクティブにより
ＭＯＳトランジスタ２６がオンして出力端子２５がｖｃ
ｃレベル（高レベル）にプルアソブされ、外部への出力
信号が“１”となる。

一方、専用レジスタ１１にプログラムデータとして“０
”を書き込んだ場合は上記とは逆にＰＭＯＳトランジス
タ２８がオン、ＮＭＯＳ｝ランジスタ２９がオフとなっ
て出力ドライバ２４がアクティブ状態となり、小電流出
力規格に対応するように出力端子２５がプルアップされ
、出力信号が“１”となる。

これに対して、論理演算回路２１からの出力データ信号
が“Ｏ”のときは専用レジスタ１ｌへのプログラムデー
タの書き込み状況に対応して、例えば“１゛を書き込ん
だときは同じく出力ドライバ２３がアクティブになり、
ＮＭＯＳトランジスタ２７のみがオンして出力端子２５
が大電流出力規格の“０”レベルにプルダウンされる。

また、“０゛を書き込んだときは出力ドライバ２４がア
クティブになり、ＮＭＯＳＩ−ランジスタ２９のみがオ
ンして出力端子２５が同様に小電流出力規格の“０”レ
ベルにプルダウンされる。

このように、本実施例ではソフトウェアで外部から専用
レジスタ１１に対して必要なデータを入力するのみで、
最も都合の良い出力規椙を選択することができる。した
がって、従来と異なりＬＳＩの製造工程中に仕様・規格
を決定する必要がなくなり、製造段階でのリスクが回避
されるとともに、オブシゴンマスクの製作は必要でなく
廃止することができる。また、完戒後においても仕様・
規格の変更、選択が可能で、ユーザの要求に幅広く対応
することができる。

さらに、例えばユーザプログラム内蔵のカスタムマイコ
ンにおいては、ユーザプログラム領域に規格選択データ
を記述すればよいから、オプションマスクとしてユーザ
プログラム用マスク以外のマスクを用いる必要がなくな
り、オプションマスクを単層のみとすることができる。

次に、第３図は本発明の第２実施例を示す図であり、本
実施例は規格の異なる入力回路を２タイプで構威した選
択形入力回路を有するＬＳＩへの適用例である。第３図
において、３１はセレクタ回路（規格指令手段に相当）
であり、セレクタ回路３１はクロソクドインバータ３２
、３３およびインバータ３４、３５により構威される。

また、３６は入力回路（規格実行手段に相当）であり、
２つの人力トランジスタ回路（規格回路に相当〉３７、
３８を有し、各入力トランジスタ回路３７、３８はＬＳ
Ｔチソブの人力端子３９に接続される。入力トランジス
タ回路３７、３８は何れも２段のインバータをもって図
示されているが、それぞれＴＴＬ入力、ＣＭＯＳ入力規
格に対応している． 以上の構成において、専用レジスタ１１にプログラムデ
ータとして“ｌ”を書き込むと、ノードＮ２が“１”と
なり、”ｔ″レベルがそのままクロソクドインバータ３
３のクロフクドゲートに伝えられるとともに、インバー
タ３４を介して″０”レベルとしてクロソクドインバー
タ３３のクロソクドゲートに伝えられてクロックドイン
バータ３３がオンする。一方、クロソクドインバータ３
２のクロソクドゲートにはこれとは逆のレヘルが加わる
ので、クロソクドインバータ３２はオフのままである。

したがって、入力端子３９からの信号は人力トランジス
タ回路３７を経由しクロソクドインハータ３３を介した
後、インパータ３５により反転して論理演算回路２ｌに
伝えられる。これにより、ＴＴＬレベルの入力信号を論
理演算回路２１に伝えることができる。

一方、専用レジスタ１１にプログラムデータとして“０
”を書き込むと、ノードＮ２が“０”となるため、上記
とは逆の論理で人力端子３９からの信号は入力トランジ
スタ回路３８を経由しクロソクドインバータ３２を介し
た後、インバータ３５により反転して論理演算回路２ｌ
に伝えられ、これによりＣＭＯＳレベルの入力｛３号の
伝達が行われる。したがって、この第２実施例において
も人力規格を選択するという違いはあるものの、第１実
施例と同様の効果を得ることができる。

なお、上記各実施例では入出力の規格をそれぞれ２つに
設定しているが、これに限らず、２つ以上の規格を設定
するようにしてもよい。

〔発明の効果〕

本発明によれば、プログラムの人力内容を変えるのみで
最も都合の良い規格を選択することができ、その結果、
製造段階でのリスクが無く、完成後の仕様変更、選択も
可能とすることができる。

また、ユーザの要求に幅広く対応でき、かつオプション
マスクの廃止や単層化を達或できる。

【図面の簡単な説明】

第１図は本発明の原理ブロソク図、 第２図は本発明に係る半導体集積回路装置の第１実施例
を示す構成図、 第３図は本発明に係る半導体集積回路装置の第２実施例
を示す構或図である。 １、２１・・・・・・論理演算回路、 ２・・・・・・入出力端子、 ３・・−・−プログラム保持手段、 ４・・・・・・規格指令手段、 ５・・・・・・規格実行手段、 ｌ１・・・・・・専用レジスタ（プログラム保持手段）
ｌ２、３２、３３・・・・・・クロソクドインハ゛一タ
、ｌ３、ｌ６、３４、３５・・・・・・インバータ、１
４・・・・・・フリップフロソブ、 ｌ５・・・・−デコーダ（規格指令手段）、ｌ７、ｌ８
・・・・−・ナンドゲート、ｌ９、２０・−・・・・ノ
アゲート、 ２２−・−・−・出力回路、 ２３、２４・・・・・・出力ドライバ、２５・・・−・
・出力端子、 ２６、２８・−・・・・ＰＭＯＳトランジスタ、２７、
２９・・・・・・ＮＭＯＳＩ−ランジスタ、３１・・・
・・・セレクタ回路（規格指令手段）、３６・・・・・
・人力回路、 ３７、３８・・・・・・入力トランジスタ回路、３９・
・・・・・入力端子。

Claims (1)

1. 【特許請求の範囲】 内部の論理演算回路で各種の論理演算やデータ処理を行
   い、入出力端子を介して外部とデータや信号のやり取り
   を行う半導体集積回路装置において、 前記論理演算回路に対する複数の入出力規格を設定する
   プログラムを外部から受け入れ保持するプログラム保持
   手段と、 該プログラム保持手段に保持されたプログラムに基づい
   て複数の入出力規格のうちの１つを選択し、前記論理演
   算回路についてのデータや信号に応答又は対応するよう
   に選択した入出力規格の実現を指令する規格指令手段と
   、 複数の入出力規格を実現可能で入出力端子に接続される
   所定数の規格回路を有し、規格指令手段からの指令に基
   づいて１つの規格回路をアクティブにして入出力端子に
   接続する規格実行手段と、を設けたことを特徴とする半
   導体集積回路装置。