JPH0555908A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555908A JPH0555908A JP3212093A JP21209391A JPH0555908A JP H0555908 A JPH0555908 A JP H0555908A JP 3212093 A JP3212093 A JP 3212093A JP 21209391 A JP21209391 A JP 21209391A JP H0555908 A JPH0555908 A JP H0555908A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- prom
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】製造工程終了後に内蔵されたプログラマブル・
リード・オンリ・メモリにデータを書き込むことによ
り、機種切り換えが可能な半導体装置を提供する。 【構成】第１の入力端子からの一連のシフト・パスを形
成する複数個のフリップ・フロップと、前記フリップ・
フロップの各々に蓄えられた情報を入力信号とし、第２
の入力信号を書き込み信号とするプログラマブル・リー
ド・オンリ・メモリと、前記プログラマブル・リード・
オンリ・メモリの出力を制御信号として内部回路の信号
切り換えあるいは機能切り換えを行う回路を備える。ま
たフリップ・フロップで構成されたシフトレジスタとプ
ログラマブル・リード・オンリ・メモリと切り換え回路
にトランスミッションゲートを用いる。
リード・オンリ・メモリにデータを書き込むことによ
り、機種切り換えが可能な半導体装置を提供する。 【構成】第１の入力端子からの一連のシフト・パスを形
成する複数個のフリップ・フロップと、前記フリップ・
フロップの各々に蓄えられた情報を入力信号とし、第２
の入力信号を書き込み信号とするプログラマブル・リー
ド・オンリ・メモリと、前記プログラマブル・リード・
オンリ・メモリの出力を制御信号として内部回路の信号
切り換えあるいは機能切り換えを行う回路を備える。ま
たフリップ・フロップで構成されたシフトレジスタとプ
ログラマブル・リード・オンリ・メモリと切り換え回路
にトランスミッションゲートを用いる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関わり、特
にプログラマブル・リード・オンリ・メモリを内蔵する
論理回路に関する。
にプログラマブル・リード・オンリ・メモリを内蔵する
論理回路に関する。
【０００２】
【従来の技術】従来、機種構成として電源電圧、動作速
度等にバリエーションを持つ半導体装置は、内部回路の
動作の一部を変更するために、製造段階においてアルミ
ニウム配線層を切り換えることによって複数の機種を提
供していた。
度等にバリエーションを持つ半導体装置は、内部回路の
動作の一部を変更するために、製造段階においてアルミ
ニウム配線層を切り換えることによって複数の機種を提
供していた。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術では製造工程で複数機種を作り込むため、当然のこと
ながら工程数の増加を招き、品質を一定に保てない可能
性も考えられ信頼性に悪影響を与える。また、アルミニ
ウム配線用のフォトマスクを複数種類作成しなければな
らず、検査段階においては各機種ごとに試験項目が異な
るために検査装置のプログラムも複数種類用意しなけれ
ばならないので、材料費および設計費が嵩み半導体装置
自体のコストアップにつながってしまう。また、ユーザ
ーの要求により機能切り換えを行うような場合には前述
のような問題点だけではなく、リード・タイムが増加し
てしまうという欠点も招いてしまう。
術では製造工程で複数機種を作り込むため、当然のこと
ながら工程数の増加を招き、品質を一定に保てない可能
性も考えられ信頼性に悪影響を与える。また、アルミニ
ウム配線用のフォトマスクを複数種類作成しなければな
らず、検査段階においては各機種ごとに試験項目が異な
るために検査装置のプログラムも複数種類用意しなけれ
ばならないので、材料費および設計費が嵩み半導体装置
自体のコストアップにつながってしまう。また、ユーザ
ーの要求により機能切り換えを行うような場合には前述
のような問題点だけではなく、リード・タイムが増加し
てしまうという欠点も招いてしまう。
【０００４】そこで本発明はこの様な問題点を解決する
もので、その目的とするところは製造工程終了後に内蔵
されたプログラマブル・リード・オンリ・メモリにデー
タを書き込むことにより、メーカーのみではなくユーザ
ー・サイドにおいても機種の切り換えが可能な半導体装
置を提供することにある。
もので、その目的とするところは製造工程終了後に内蔵
されたプログラマブル・リード・オンリ・メモリにデー
タを書き込むことにより、メーカーのみではなくユーザ
ー・サイドにおいても機種の切り換えが可能な半導体装
置を提供することにある。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
第１の入力端子からの一連のシフト・パスを形成する複
数個のフリップ・フロップと、前記フリップ・フロップ
の各々に蓄えられた情報を入力信号とし、第２の入力信
号を書き込み信号とするプログラマブル・リード・オン
リ・メモリと、前記プログラマブル・リード・オンリ・
メモリの出力を制御信号として内部回路の信号切り換え
あるいは機能切り換えを行う回路を備えたことを特徴と
する。
第１の入力端子からの一連のシフト・パスを形成する複
数個のフリップ・フロップと、前記フリップ・フロップ
の各々に蓄えられた情報を入力信号とし、第２の入力信
号を書き込み信号とするプログラマブル・リード・オン
リ・メモリと、前記プログラマブル・リード・オンリ・
メモリの出力を制御信号として内部回路の信号切り換え
あるいは機能切り換えを行う回路を備えたことを特徴と
する。
【０００６】
【実施例】図１は本発明の実施例の半導体装置を示すブ
ロック図である。図１において本半導体装置は、内部回
路の動作を切り換えるｎ個の切り換え回路と、その回路
を制御する信号出力を持つｎ個のプログラマブル・リー
ド・オンリ・メモリ（以下ＰＲＯＭと略す）と、ｎ個の
フリップ・フロップ（以下ＦＦと略す）を持つ。ここで
ｎ個のＦＦ（Ｆ１〜Ｆｎ）は各々入出力を順次接続さ
れ、シリアル・データの入力端子ＤＩＮからのシフト・
パスを受け、クロック入力端子ＣＬＫＩＮからの単一ク
ロックにより動作するシフトレジスタとして働く。ま
た、ＰＲＯＭ２（Ｒ１〜Ｒｎ）は単一のデータ書き込み
端子ＷＲを持ち、ＦＦ１からなるシフトレジスタからの
信号を入力としてデータが書き込まれる。さらにＰＲＯ
Ｍ２の出力が切り換え回路４（Ｓ１〜Ｓｎ）に各々接続
されている。以下にこの動作を説明する。
ロック図である。図１において本半導体装置は、内部回
路の動作を切り換えるｎ個の切り換え回路と、その回路
を制御する信号出力を持つｎ個のプログラマブル・リー
ド・オンリ・メモリ（以下ＰＲＯＭと略す）と、ｎ個の
フリップ・フロップ（以下ＦＦと略す）を持つ。ここで
ｎ個のＦＦ（Ｆ１〜Ｆｎ）は各々入出力を順次接続さ
れ、シリアル・データの入力端子ＤＩＮからのシフト・
パスを受け、クロック入力端子ＣＬＫＩＮからの単一ク
ロックにより動作するシフトレジスタとして働く。ま
た、ＰＲＯＭ２（Ｒ１〜Ｒｎ）は単一のデータ書き込み
端子ＷＲを持ち、ＦＦ１からなるシフトレジスタからの
信号を入力としてデータが書き込まれる。さらにＰＲＯ
Ｍ２の出力が切り換え回路４（Ｓ１〜Ｓｎ）に各々接続
されている。以下にこの動作を説明する。
【０００７】切り換え回路４の制御に必要なデータはク
ロック入力端子ＣＬＫＩＮからのクロックに同期して、
順次シリアル・データ入力端子ＤＩＮよりｎ回のシフト
動作によりｎ個のＦＦに蓄えられる。すべてのＦＦにデ
ータが蓄えられた状態でデータ書き込み端子ＷＲを動作
させることにより、前記データがＰＲＯＭ２に書き込ま
れる。本実施例は、ＦＦ１およびＰＲＯＭ２を同一基板
上に形成し、少数の外部端子でＰＲＯＭ２へデータの書
き込みが行え、さらに書き込み動作が一回のみで済むと
いう利点を持つ。
ロック入力端子ＣＬＫＩＮからのクロックに同期して、
順次シリアル・データ入力端子ＤＩＮよりｎ回のシフト
動作によりｎ個のＦＦに蓄えられる。すべてのＦＦにデ
ータが蓄えられた状態でデータ書き込み端子ＷＲを動作
させることにより、前記データがＰＲＯＭ２に書き込ま
れる。本実施例は、ＦＦ１およびＰＲＯＭ２を同一基板
上に形成し、少数の外部端子でＰＲＯＭ２へデータの書
き込みが行え、さらに書き込み動作が一回のみで済むと
いう利点を持つ。
【０００８】図２は本実施例における内部回路の動作を
切り換える切り換え回路の構成を示す。この実施例は内
部回路に接続される入出力信号ＩＮ１、ＩＮ２およびＯ
ＵＴを持っており、２つの入力信号ＩＮ１およびＩＮ２
のうちの１つを選択して出力ＯＵＴに伝達するセレクタ
の働きをしている。トランスミッション・ゲート４１が
入力ＩＮ１と出力ＯＵＴ間の信号線をスイッチングし、
トランスミッション・ゲート４２がもう一方の入力ＩＮ
２と出力ＯＵＴ間の信号線をスイッチングしている。前
者はＰＲＯＭ２の出力信号であるＣＮＴにより制御さ
れ、後者はインバータ４３によりＣＮＴの論理レベルが
反転した信号によって制御されている。制御信号ＣＮＴ
の論理が”Ｈ”レベルの場合は、トランスミッション・
ゲート４１のみが”ＯＮ”状態となり、入力ＩＮ１の信
号レベルがそのまま出力ＯＵＴに伝達される。また逆
に、ＣＮＴの論理が”Ｌ”レベルの場合はトランスミッ
ション・ゲート４２のみが”ＯＮ”状態となり、入力Ｉ
Ｎ２の信号レベルが出力ＯＵＴに伝達される。この切り
換え動作は完全なスタティック動作であり、トランスミ
ッション・ゲート４１および４２は相反する動作をする
ため入力ＩＮ１およびＩＮ２間の相互干渉はない。ま
た、この回路をトランスミッション・ゲートを使わずセ
レクタ回路として単純にＣＭＯＳ構成のＮＡＮＤゲート
とインバータで構成すると、１４個のトランジスタが必
要であるが、本実施例の回路構成では６個のトランジス
タで構成でき、スペース・ファクタの向上のみばかりで
はなく、アナログ信号の切り換えも可能であるという利
点を持つ。
切り換える切り換え回路の構成を示す。この実施例は内
部回路に接続される入出力信号ＩＮ１、ＩＮ２およびＯ
ＵＴを持っており、２つの入力信号ＩＮ１およびＩＮ２
のうちの１つを選択して出力ＯＵＴに伝達するセレクタ
の働きをしている。トランスミッション・ゲート４１が
入力ＩＮ１と出力ＯＵＴ間の信号線をスイッチングし、
トランスミッション・ゲート４２がもう一方の入力ＩＮ
２と出力ＯＵＴ間の信号線をスイッチングしている。前
者はＰＲＯＭ２の出力信号であるＣＮＴにより制御さ
れ、後者はインバータ４３によりＣＮＴの論理レベルが
反転した信号によって制御されている。制御信号ＣＮＴ
の論理が”Ｈ”レベルの場合は、トランスミッション・
ゲート４１のみが”ＯＮ”状態となり、入力ＩＮ１の信
号レベルがそのまま出力ＯＵＴに伝達される。また逆
に、ＣＮＴの論理が”Ｌ”レベルの場合はトランスミッ
ション・ゲート４２のみが”ＯＮ”状態となり、入力Ｉ
Ｎ２の信号レベルが出力ＯＵＴに伝達される。この切り
換え動作は完全なスタティック動作であり、トランスミ
ッション・ゲート４１および４２は相反する動作をする
ため入力ＩＮ１およびＩＮ２間の相互干渉はない。ま
た、この回路をトランスミッション・ゲートを使わずセ
レクタ回路として単純にＣＭＯＳ構成のＮＡＮＤゲート
とインバータで構成すると、１４個のトランジスタが必
要であるが、本実施例の回路構成では６個のトランジス
タで構成でき、スペース・ファクタの向上のみばかりで
はなく、アナログ信号の切り換えも可能であるという利
点を持つ。
【０００９】尚、本発明の実施例として、ＰＲＯＭ２へ
の書き込みデータ１ビットに対して切り換え動作が２通
りの切り換え回路を示したが、切り換え回路を制御する
信号線の数を多くとれば３通り以上の切り換え動作を行
う切り換え回路が実現できることは言うまでもない。ま
た、切り換え回路に用いられているトランスミッション
・ゲートは双方向特性を持っているため、入力と出力を
逆にしてデマルチプレクサの機能を持たせることもでき
る。
の書き込みデータ１ビットに対して切り換え動作が２通
りの切り換え回路を示したが、切り換え回路を制御する
信号線の数を多くとれば３通り以上の切り換え動作を行
う切り換え回路が実現できることは言うまでもない。ま
た、切り換え回路に用いられているトランスミッション
・ゲートは双方向特性を持っているため、入力と出力を
逆にしてデマルチプレクサの機能を持たせることもでき
る。
【００１０】
【発明の効果】以上述べたように、ＦＦで構成されたシ
フトレジスタとＰＲＯＭを用いることにより、半導体装
置に書き込みのための少数の外部端子を設けるだけで、
半導体装置の機種切り換えを製造後に電気的に設定でき
るという効果があり、さらに切り換え回路にトランスミ
ッション・ゲートを用いることにより、スペース・ファ
クタの向上のみではなく、アナログ信号の切り換えなど
種々の切り換え動作を可能にするという利点がある。
フトレジスタとＰＲＯＭを用いることにより、半導体装
置に書き込みのための少数の外部端子を設けるだけで、
半導体装置の機種切り換えを製造後に電気的に設定でき
るという効果があり、さらに切り換え回路にトランスミ
ッション・ゲートを用いることにより、スペース・ファ
クタの向上のみではなく、アナログ信号の切り換えなど
種々の切り換え動作を可能にするという利点がある。
【００１１】また、種々のバリエーションを持つ半導体
装置に対しても製造工程が変わることがなく、フォトマ
スクも各機種に対して各々必要でなくなり、検査工程の
簡略かも図られ、最終的に半導体装置自体のコストダウ
ンが見込まれるという効果もある。
装置に対しても製造工程が変わることがなく、フォトマ
スクも各機種に対して各々必要でなくなり、検査工程の
簡略かも図られ、最終的に半導体装置自体のコストダウ
ンが見込まれるという効果もある。
【図１】 本発明の実施例における半導体装置を示すブ
ロック図。
ロック図。
【図２】 本発明の実施例における切り換え回路の構成
図。
図。
１ フリップ・フロップ（Ｆ１〜Ｆｎ） ２ ＰＲＯＭ（Ｐ１〜Ｐｎ） ３ 内部回路 ４ 切り換え回路（Ｓ１〜Ｓｎ） ４１・４２ トランスミッション・ゲート ４３ インバータ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４９１ 8728−4Ｍ
Claims (2)
- 【請求項１】 第１の入力端子からの一連のシフト・パ
スを形成する複数個のフリップ・フロップと、前記フリ
ップ・フロップの各々に蓄えられた情報を入力信号と
し、第２の入力信号を書き込み信号とするプログラマブ
ル・リード・オンリ・メモリと、前記プログラマブル・
リード・オンリ・メモリの出力を制御信号として内部回
路の信号切り換えあるいは機能切り換えを行う回路を備
えたことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の信号切り換えあるいは機
能切り換えを行う回路にトランスミッション・ゲートを
用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212093A JPH0555908A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212093A JPH0555908A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555908A true JPH0555908A (ja) | 1993-03-05 |
Family
ID=16616762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212093A Pending JPH0555908A (ja) | 1991-08-23 | 1991-08-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555908A (ja) |
-
1991
- 1991-08-23 JP JP3212093A patent/JPH0555908A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100432923B1 (ko) | 넓은 주파수 대역에 대응할 수 있는 레지스터 및 이를이용한 신호 발생 방법 | |
| JPH071493B2 (ja) | テスト補助回路 | |
| JPH0555908A (ja) | 半導体装置 | |
| JPS60171735A (ja) | 半導体集積回路装置 | |
| JPS62224836A (ja) | 半導体集積回路装置 | |
| JPH1145600A (ja) | 複合データテスト回路が簡素化された半導体メモリ装置 | |
| JPH0421883B2 (ja) | ||
| JP2970594B2 (ja) | フリップフロップ回路および集積回路装置 | |
| JP3057710B2 (ja) | 半導体メモリ装置 | |
| JP2710561B2 (ja) | 機能マクロを有するｌｓｉのｃａｄツールによる配置および配線方法 | |
| JP2004088029A (ja) | 半導体集積回路装置 | |
| JPH0624908Y2 (ja) | デ−タ転送制御装置 | |
| JPH0312570A (ja) | 半導体集積回路 | |
| JPS6072318A (ja) | 論理ｌｓｉ | |
| JPH0667769A (ja) | シングルチップマイクロコンピュータ | |
| JPH11353873A (ja) | 入出力タイミング制御集積回路 | |
| JPH0512893A (ja) | 半導体集積回路 | |
| JPS6363195A (ja) | 半導体集積回路 | |
| JPH08136619A (ja) | 半導体回路装置 | |
| JPH11307653A (ja) | 半導体装置 | |
| JPH04330819A (ja) | フリップフロップ装置 | |
| JPH0721769A (ja) | デュアルポートメモリのシリアルデータ入力装置 | |
| JPH03106071A (ja) | 半導体集積回路装置 | |
| JPS63215052A (ja) | 半導体集積回路装置 | |
| JPH05312920A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |