JPH03105655A - バス制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明はバス制御方式に関し、 バス獲得要求からバス獲得までを高速化してバスマスタ
の高速化に対応せしめることを目的とし、第１のバスマ
スタが接続された共通バスと、ゲートを介して前記共通
バスに接続されるとともに第２のバスマスタとスレーブ
とが接続されたローカルバスとを備え、第１および第２
のバスマスタがそれぞれバス使用権を獲得してハンドシ
ェイク方式により該スレーブに対するデータ転送を制御
するデータ処理装置におけるバス制御方式であって、第
２のバスマスタから出力されるバス獲得要求を検知した
とき、スレーブの被アクセス期間を表すデータ転送肯定
応答信号の出力の有無を検証し、該データ転送肯定応答
信号が出力されていない期間に該ゲートを閉じて該ロー
カルバスのバス使用権を第２のバスマスタに与えるとと
もに、第２のバスマスタのデータ転送終了により該ゲー
トを開くローカルバス調停回路を設け、前記データ転送
肯定応答信号が該スレーブより出力されていない期間に
該ローカルバスを共通バスより切り離して該ローカルバ
スのバス使用権を第２のバスマスタに与えるように構威
する。

〔産業上の利用分野〕

本発明は、ハンドシェイク方式の非同期式バスにおいて
、複数のバスマスタが時分割でバスを使用する場合のバ
ス制御方式の改良に関する。

バスマスタ（バス使用者）がバスの使用権を獲得する従
来のバス制御では、バス獲得要求が発生すると、バス使
用中のバスマスタはデータ転送が終了するのを待ってバ
スの開放を行い、その後にバスの譲渡が行われている。

近年、高速なＬＡＮが開発され、そのＬＡＮコントロー
ラのごときバスマスタは通信データの転送を高速に行う
必要があるが、データ転送の終了，バスの開放，バス調
停等によってバスの獲得までに時間がかかると、高速な
レスポンスを実現するのが困難となる。

このため、バスの獲得要求からバス獲得までを高速化す
るバス制御方式が求められている。

〔従来の技術〕

第４図は従来例の構成図、第５図は従来例のタイムチャ
ート図である。

図において、マイクロプロセッサユニット？ｌｐｕｔ　
、ＬＡＮコントローラ２、メモリ３はそれぞれ共通バス
１００に接続されており、？ｌＰＵ　１　，　ＬＡＮコ
ントローラ２のバスマスタは、それぞれ共通バス１００
の使用権を獲得してメモリ３をアクセス（ＲＥＡＤ／Ｗ
ＲＩＴＥ）　Ｌ、データを転送する。

バス調停回路５は、共通バス１００のバス調停を行うも
ので、各バスマスタから出力されるバス獲得要求に対し
、共通バス１００が開放されていることを確認して優先
順位のより高いバスマスタにバス使用許可を与える。

第５図は、ＭＰＵ　　１が共通バス１００を使用中、優
先順位の高いＬＡＮコントローラ２よりバス獲得要求が
出力された場合のタイムチャート図を示している。

いま、ＭＰＵ　１がメモリ３をアクセスしてデータ転送
■中（バス獲得要求ＣＩ？，　＝　’Ｌ’，バス使用許
可ＢＡＴ　＝’Ｌ’　　）のとき、ＬＡＮコントローラ
２よりバス獲得要求が出力（　ＢＲ！　＝’Ｌ”）され
ると、バス調停回路５はＢＡ，を”１｛゜　にする。

これにより、ＭＰＵ　１はデータ転送■に対してメモリ
３から出力されるデータ転送肯定応答信号（ＤＴＡＣＫ
　＝’Ｌ’　）を受信した後、次のデータ転送を中止し
て共通バス１００を開放する。

バス開放が確認されると、バス調停回路５は、バス獲得
要求中のバスマスタのうち、優先順位の高いＬＡＮコン
トローラ２に対しバス使用許可を与え（　ＢＡｚ　＝　
’Ｌ’　）　、ＬＡＮコントローラ２は、メモｌＪ３と
外部装置との間のデータ転送■を行う。

なお、ｑｐｕ　ｉは一連のデータ転送が未終了ならば、
ＢＲ，一“Ｌ′にしたまま次のバス使用許可を待つ。

以上のごと＜、ＬＡＮコントローラ２は、データ転送要
求が発生したとき、バス獲得要求Ｂｌｂを出力し、バス
調停回路５による上記バス調停に従って共通バスｌ００
を獲得しデータ転送を行っている。

〔発明が解決しようとする課題〕

以上のごとく、複数のバスマスタがバスを共用する場合
のバス使用権は、バス獲得要求を出力すると、他のバス
マスタによるデータ転送が終了した後バスが開放され、
その後にバス調停によって与えられるというシーケンス
で行われていた。

このため、ＬＡＮコントローラのごとく、益々高速レス
ポンスが要求されるようになると、従来のバス獲得シー
ケンスを経てバスを獲得する方式ではレスポンスが遅い
という課題があった。

本発明は、上記課題に鑑み、バス獲得要求からバス獲得
までを高速化するバス制御方式を提供することを目的と
する。

〔課題を解決するための手段〕

上記目的を違威するため、本発明のバス制御方式は、第
１図本発明の原理図に示すように、第２のバスマスタ２
０から出力されるバス獲得要求を検知したとき、スレー
ブ３０の被アクセス期間を表すデータ転送肯定応答信号
の出力の有無を．検証し、該データ転送肯定応答信号が
出力されていない期間に該ゲート１１を閉じて該ローカ
ルバスのバス使用権を第２のバスマスタに与えるととも
に、第２のバスマスタのデータ転送終了により該ゲート
１１を開くローカルバス調停回路１２を設ける。

〔作用〕

共通バス１００にゲート１１を介してローカルバス２０
０を接続し、このローカルバス２００にスレーブ３０と
第２のバスマスタ２０とを接続する．ローカルバス調停
回路１２は、第２のバスマスタ２０よりバス獲得要求が
出力されたとき、スレーブ３０よりデータ転送肯定応答
信号が出力されているか否かを検証して、出力されてい
ない期間にゲート１ｌヲ閉じてローカルバス２００を共
通バス１００ヨり切離し、第２のバスマスタ２０にロー
カルバス２００のバス使用権を与える。

この結果、第１のバスマスタ１０がスレーブ３０に対し
データ転送制御中の場合、データ転送肯定応答信号が出
力される前であると、第１のバスマスタ１０はアクセス
情報を出力したまま待機状態（アイドルサイクル）とな
る。

第２のバスマスタ２０がデータ転送を終了しゲー［１が
開かれると、スレーブ３０は第１のバスマスタ１０によ
り再度アクセスされ、スレーブ３０よりデータ転送肯定
応答信号が返送されてデータ転送が再開される。つまり
、第１のバスマスタ１０にとっては、データ転送肯定応
答信号が遅れて受信されたことになり、第２のバスマス
タ２０は、その間ロ−カルバス２００を借用したことに
なる。

以上のごとく、第２のバスマスタは、バス調停シーケン
スを経ず、速やかにローカルバス２００を獲得すること
ができる。

〔実施例〕

本発明の実施例を図を用いて詳細に説明する．第２図は
本発明の一実施例の構戒図、第３図は実施例のタイムチ
ャート図である． １はマイクロプロセッサユニットＭＰｕ　　（第１のバ
スマスタ１０に対応）で、共通バスｌ００に接続され、
メモリ３をアクセスしてデータ転送を行う。

２　ハＬＡＮコントローラ（第２のバスマスタ２０に対
応）で、ローカルバス２００に接続され、他のバスマス
タ（ＭＰ０　１等〉より優先順位が高く設定されていて
ローカルバス２００＠優先的に獲得し、メモリ３と外部
装置との間のデータ転送を制御する。

３ぱメモリ（スレーブ３０に対応）で、ローカルバス２
００に接続される。

１ｌはゲートで、共通バス１００とローカルバス２００
とを接続／切断する。

ｌ２はローカルバス調停回路で、後述するＬＡＮコント
ローラ２のバス調停を行う。

５はバス調停回路で、共通バス１００のバス使用権を与
えるバス調停を行う。

ここで、本発明に適用されるハンドシェイク方式例の詳
細を以下に説明しておく。

メモリ３等のスレーブは、バスマスタによるアクセスに
対し、ＲＥＡＤ時にはデータを出力してデータ転送肯定
応答信号ＤＴＡＣＫをアサート（’Ｌ’）　Ｌ，、ＷＲ
ＩＴＥ時にはデータを格納してＤＴＡＣＫを”Ｌ′にし
て応答する。

一方、バスマスタ側は、ＲＥＡＤ時には、ＤＴＡＣＫが
゛Ｌ゛のときバス上のデータをラッチしてバスサイクル
を終了し、ＷＲＩＴＥ時にはＤＴＡＣＫ　’Ｌ’　を検
出するとバスサイクルを終了する。

以上がバスマスタによるバス制御であるが、バスマスタ
はデータ転送肯定応答信号ＤＴＡＣＫを受信しない場合
バスサイクルは終了せず、待機状態（アイドルサイクル
）となる。

以上のごとく構成されたデータ処理装置において、第３
図に示すようなバス制御が行われる。

第３図は、ＭＰＵ　１が共通バス１００，ローカルバス
２００のバス使用権を獲得し、所定のバスサイクルに基
づき、一連のデータ転送を制御している期間中、時刻ｔ
１でＬＡＮコントローラ２よりバス獲得要求ＢＲ２が出
力された場合を示している。

ローカルバス調停回路ｌ２は、バス獲得要求ＢＲ．を検
知したとき、メモリ３からのデータ転送肯定応答信号Ｄ
ＴＡＣＫが゜Ｈ゜であれば直ちに、またＤＴＡＣκが゛
Ｌ゛であれば、ＩＨＩ　になるまで待って、ゲート１１
を閉じ、ローカルバス２００を共通バス１００より切離
し、ＢＡ．を゛Ｌ゛にしてＬＡＮコントローラ２にロー
カルバス２００の使用権を与える。

これによりＬＡＮ　コントローラ２はローカルバス２０
０を使用してメモリ３との間でデータ転送を行う。

このデータ転送が終了すると、ローカルバス調停回路１
２は、ゲートＩＩを開いて共通バス１００と口−カルバ
ス２００とを接続する。

その間、ＭＰＵ　１はバス使用権が与えられたまま（Ｂ
Ａ，　＝”Ｌ’　）であり、データ転送肯定応答信号Ｄ
ＴＡＣＸ　＝’Ｌ’　を検出しないため、アクセス情報
（各制御信号およびデータ）を出力一したまま待機する
ことになる。

時刻Ｌ２で共通バス１００とローカルバス２００とが接
続されると、共通バス１００上に出力されていたＭＰＵ
　１のアクセス情報が再びメモリ３に受信され、そのア
クセスに対するデータ転送肯定応答信号ＤＴＡＣＫが返
送されることになり、以後一連のデータ転送力＜ＭＰＵ
　１によって継続される。

なお、メモリ３では、ＤＴＡＣＫのアサート前にゲート
１１が閉じられるとアクセス情報は受け付けておらず、
ＭＰＵ　Ｉに対するＤＴＡＣＫは出力されない。

また、ＤＴＡＣＫが゛Ｌ゛のときは、’Ｈ’　（ネゲー
ト）になるまでＢＡｚの出力を待機するが、肝ロ　１に
よるバス開放、バス調停回路５によるバス調停動作が省
けるため、バス獲得要求からバス獲得までの時間が速ま
ることになる。

以上のごとく、ゲート１１によりローカルバス２００を
共通バス１００より切り離し、データ転送肯定応答信号
を遅らせる方法によって、一時ローカルバス２００を借
用することができ、速やかにバス使用権が獲得できて、
ＬＡＮコントロ７ラ２のごとき高速バスマスタに対処で
きる。

夕、１１はゲート、１２はローカルバス調停回路、２０
は第２のバスマスタ、１００は共通バス、２００はロー
カルバスである。

〔発明の効果〕

本発明は、データ転送中における応答信号を遅らせてバ
スを借用するバス制御方式を提供するもので、バス獲得
要求からバス獲得までのシーケンスが速やくなり、ＬＡ
Ｎコントローラ等の高速バスマスタのレスポンスを早め
る効果がある。

【図面の簡単な説明】

第１図は本発明の原理図、第２図は一実施例の構戒図、
第３図は実施例のタイムチャート図、第４図は従来例の
構戊図、第５図は従来例のタイムチャート図である。 図中、■はＭＰＵ　、２はＬＡＮコントローラ、３はメ
モリ、５はバス調停回路、１０は第１のパスマス第 １ 図 第 ２ 図 実施例のタイムチャート図 第３図

Claims (1)

1. 【特許請求の範囲】 第１のバスマスタ（１０）が接続された共通バス（１０
   ０）と、ゲート（１１）を介して前記共通バスに接続さ
   れるとともに第２のバスマスタ（２０）とスレーブ（３
   ０）とが接続されたローカルバス（２００）とを備え、
   第１および第２のバスマスタがそれぞれバス使用権を獲
   得してハンドシェイク方式により該スレーブに対するデ
   ータ転送を制御するデータ処理装置におけるバス制御方
   式であって、 第２のバスマスタ（２０）から出力されるバス獲得要求
   を検知したとき、スレーブ（３０）の被アクセス期間を
   表すデータ転送肯定応答信号の出力の有無を検証し、該
   データ転送肯定応答信号が出力されていない期間に該ゲ
   ート（１１）を閉じて該ローカルバスのバス使用権を第
   ２のバスマスタに与えるとともに、第２のバスマスタの
   データ転送終了により該ゲート（１１）を開くローカル
   バス調停回路（１２）を設け、 前記データ転送肯定応答信号が該スレーブより出力され
   ていない期間に該ローカルバスを共通バスより切り離し
   て該ローカルバスのバス使用権を第２のバスマスタに与
   えることを特徴とするバス制御方式。