JPH0298769A - 演算処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ 〈産業上の利用分野） 本発明は複数のプロセッサを有し、各プロセッサが互い
に情報を交換しながら′ａ算処理を実行するマルチプロ
セッサシステムに用いられる演算処理装置に関するもの
である。

〈従来の技術） 近年においては、複数のプロセッサを有して各プロセッ
サが互いに情報を交換しながら８０算処理を実行するい
わゆるマルチプロセッサシステムが種々開発されている
。

従来のマルチプロセッサシステムに用いられる演算処理
装置としては第４図に示すようなものが知られている。

デュアルポートメモリ１１１はＲＡＭ（ＲＡＮＤＯＭ　
　ＡＣＣＥＳＳ　　ＭＥＭＯＲＹ）１１３とメモリ制御
部１１５とから構成されている。メモリ制御部１１５は
バス１１７を介゛して主プロセツサ１１９と接続される
とともに、バス１２１を介して通信処理部１２３と接続
されている。またメモリ制御部１１５はバス１１７を介
してなされるアクセスと、バス１２１を介してなされる
アクセスとを調停するためのアービタを有しており、Ｒ
ＡＭ１１１に対するアクセスであるメモリ使用権を例え
ば所定時間毎に主プロセッサ１１９と通信処理部１２３
へ交互に与える。通信処理部１２３は図示しない他の演
算処理装置と接続されており、この通信処理部１２３を
介して双方の演算処理装置のあいだで通信が行なわれる
。

大容量の演算を高速に処理する主プロセツサ１１９はバ
ス１２９を介して複数の従プロセツサ１３１ａ　、１３
１ｂ　、・・・　１３１０と接続されている。

従プロセツサ１３１ａ　、１３１ｂ　、　・、１３１ｃ
のそれぞれは自己の制御動作が正常であるか否かを診断
するための監視部を有している。

主プロセツサ１１９は特定の従プロセツサに対して、例
えば従プロセツサのアドレスを指定して特定の制御命令
を送信する。これによりアドレスを指定された特定の従
プロセツサは受信した特定の制御命令に基づいて制御処
理を実行する。

また主プロセツサ１１９と接続された監視部１４１は主
プロセツサ１１９の動作が正常であるかどうかを監視し
ており、主プロセツサ１１９が非定常な動作を生じた場
合にはリセット信号を出力して主プロセツサ１１９をリ
セットする。

（発明が解決しようとする課題） しかしながら、主プロセツサ１１９がリセットしてしま
うと従プロセッサ１３１．１３１ｂ。

・・・・・・　１３１ｎは主プロセツサ１１９からの制
御命令を受信することができず、種々の制御処理が停止
してしまう。

本発明は上記に鑑みてなされたもので、主プロセツサが
非定常な動作を生じた場合であっても従プロセツサによ
る種々の制御処理を継続して行なうことのできる演算処
理装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するために本発明が提供する手段は、第
１図に示すように主制御部１が命令情報を記憶手段３へ
書込むと、従制御部５が前記記憶手段３から前記命令情
報を読出して当該命令情報に基づいて処理を行なう演算
処理装置において、前記主ＩＩＪ！Ｉ１１部１の動作を
監視し、主制御部１が非定常な動作を生じた場合に監視
情報を出力する監視手段７と、前記監視情報を入力した
ときに予め記憶した命令情報を前記記憶手段３へ書込ん
で前記主制御部１の処理を代行する代行手段９とを有し
て構成した。

（作用） 本発明は主制御部１と従制御部５とのあいだで共有され
る記憶手段３を有しており、主制御部１が命令情報を記
憶手段３へ書込むと、従制御部５が前記記憶手段３から
前記命令情報を読出して当該命令情報に基づいて処理を
行なう。また主制御部１の動作を監視するための監視手
段７を有しており、主制御１１部１が非定常な動作を生
じた場合には、主制御部１の処理を代行するための代行
手段９が予め定められた命令情報を記憶手段３へ書込む
。従って従制御部５は代行手段９によって書き込まれた
命令情報を記憶手段３から読出すことにより、各種制御
処理を継続して実行することができる。

（実施例） 以下本発明に係る一実施例を図面を参照して詳細に説明
する。

まず第２図を参照して本発明が適用されるマルチプロセ
ッサシステムを説明する。

複数のプロセッサを備えた演算処理部１０ａは通信処理
部２３ａと接続され、この演算処理部１０ａと通信処理
部２３ａとで演算処理装置を形成する。同様に複数のプ
ロセッサを備えた演算処理部１０ｂは通信処理部２３ｂ
と接続され、この演算処理部１０ｂと通信処理部２３１
）とで演算処理装置を形成する。また通信処理部２３ａ
と通信処理部２３ｂとが接続されており、この通信処理
部２３ａ　、２３ｂを介して演算処理部１０ａと演算処
理部１０ｂとのあいだで通信を行なうことが゛できる。

次に第３図を参照して演算処理部１０ａと通信処理部２
３ａを代表して説明する。

マルチボートメモリ１１はＲＡＭ１３とメモリ１１１１
１部１５とから構成されている。メモリ制御部１５はバ
ス１７を介して主プロセツサ１９と接続されるとともに
、バス２１を介して通信処理部２３ａと接続されている
。またメモリ制御部１５はバス２９を介して複数の従プ
ロセッサ３１８．３１ｂ、・・・・・・、３１ｎと接続
されている。メモリ制御部１５は主プロセツサ１９との
整合を図るインタフェース回路と、通信処理部２３ａと
の整合を図るインタフェース回路と、従プロセツサ３１
ａ。

３１ｂ、・・・・・・、３１０との整合を図るインタフ
ェース回路とのそれぞれを備えている。またメモリ！＋
１１１１１部１５はこれらのインタフェース回路を介し
てＲＡＭ１１へ対してなされる３種類のアクセス、すな
わち主プロセツサ１９からのアクセスと、通信処理部２
３ａからのアクセスと、従プロセツサ３１ａ　、３１ｂ
　、・・・・・・、３１０からのアクセスとを調停する
ためのアービタを有している。具体的に説明すると、メ
モリ制御部１５はＲＡＭ１１に対するアクセスであるメ
モリ使用権を所定時間毎に前記主プロセツサ１９、通信
処理部２３ａ１従プロセツサ３１．３１ｂ　、・・・・
・・、３１ｎへ与える。

従ってこれらの各装置は自己に設定された時間内におい
てＲＡＭ１１をアクセスすることができる。

主プロセツサ１９はクロック発生器、マイクロプロセッ
サ、バスコントローラ等を有しており大容量の演算を高
速に処理する。また主プロセツサ１９は従プロセツサ３
１ａ　、３１ｂ　、・・・・・・、３１ｎを制御するた
めの命令情報又は他の演粋処理部へ送信するための送信
情報等をＲＡＭ１１へ書込む。ここでＲＡＭ１１へ書込
まれる命令情報のアドレスは、例えば予め従プロセツサ
３１ａ　、３１ｂ、・・・・・・、３１ｎ毎に設定され
る。

通信処理部２３ａは他の演算処理部と他の通信処理部を
介して接続されており、この通信処理部２３ａを介して
双方の演算処理部のあいだで通信が行なわれる。具体的
には主プロセツサ１９が゛通信情報をＲＡＭ１１の特定
のアドレスへ書込むと、通信処理部２３ａがＲＡＭ１１
の特定のアドレスにみ込まれた通信情報を読出して他の
演算処理部へ送信する。また通信処理部２３ａは他の演
算処理部から送られてきた情報を受信し、これをＲＡＭ
１１の所定のアドレスへ書込む。このようにしてＲＡＭ
１１の所定のアドレスへ書込まれた他の演算処理部から
の情報は主プロセツサ１９によって読み出される。

複数の従プロセッサ３１ａ、３１ｂ、・・・・・・、３
１ｎのそれぞれはりＯツク発生器、マイクロプロセッサ
、バスコントローラ等を有するとともに、自己の制御１
ＩＩ１７１作が正常であるか否かを診断するためのウォ
ッチドッグ等の監視部を有している。また従プロセッサ
３１．３１ｂ　、・・・・・・、３１ｎのそれぞれはＲ
ＡＭ１１の予め設定された特定のアドレスから前記命令
情報を読出すとともに、この命令情報に基づいて制御処
理を実行する。

監視部４１は主プロセツサ１９と接続されるとともに、
通信処理部２３ａと接続されている。監視部４１はウォ
ッチドッグタイマ等を有しており、主プロセツサ１９の
動作を監視して主プロセツサ１９が非定常な動作を生じ
ると、その旨の監視情報を通信処理部２３ａへ出力する
。この主プロセツサ１９が非定常な動作を生じた旨の監
視情報は通信処理部２３ａによって直ちに他の演算処理
部へ送信される。

以上説明した装置構成は演算処理部１０ｂ及び通信処理
部２３ｂにおいても同様であり詳細な説明を省略する。

ここで演算処理部１０ｂの主プロセツサ１９は、演口処
理部１０ａの主プロセツサ１９が非定常な動作を生じた
場合に、開示しないメモリに記憶された１つもしくは複
数の、主プロセツサ１９が行うべき所定の命令情報を演
算処理部１０ａのＲＡＭ１１へ書込んで前記非定常な動
作を生じた主プロセツサ１９の処理を代行するための代
行手段としての機能を有する。

また同様に演算処理部１０ａの主プロセツサ１９は、演
算処理部１０ｂの主プロセツサ１９が゛非定常な動作を
生じた場合に、前述した命令情報を演算処理部１０ｂの
ＲＡＭ１１へ書込んで前記非定常な動作を生Ｃだ主プロ
セツサ１９の処理を代行するための代行手段として機能
する。

次に動作を説明する。

まず定常時の動作を説明すると、主プロセツサ１９は従
プロセツサを制御するための命令情報をＲＡＭＩ　１の
従プロセツサ毎に予め割当てたアドレスへ書込む。複数
の従プロセッサ３１８．３１ｂ、・・・・・・、３１ｎ
のそれぞれはメモリ＆！ＪＩＩＩｌｉ１５から割当てら
れた期間内にＲＡＭ１１をアクセスして所定のアドレス
から前記命令情報を読み出すとともに、この命令情報に
基づいてＩＩＩ御処理を実行する。

次に演算処理部１０ａの主プロセツサ１９が非定常な動
作を生じると、監視部４１がこれを検出して主プロセツ
サ１９が非定常な動作を止じた旨の監視情報を通信処理
部２３ａへ出力する。通信処理部２３ａは前記監視情報
を通信処理部２３ｂを介して演算処理部１０ｂへ送信す
る。演算処理部１０ｂでは主プロセツサ１９が前記監視
情報を解読してｖＡｍ処理部１０ａの主プロセツサ１９
が非定常な動作を生じたことを判別すると、主プロセツ
サ１９が演算処理ａｌ１１０ａの従プロセッサ３１ａ、
３１ｂ、・・・・・・、３１ｎを制御するための所定の
命令情報を通信処理部２３ｂ、２３ａを介して演算処理
部１０ａへ送信する。演算処理部１０ａでは前記命令情
報がＲＡＭ１１の所定のアドレスへ書込まれる。従って
演算処理部１０ａでは主プロセツサ１９が非定常な動作
をした場合であっても、演算処理部１０ｂの主プロセツ
サ１９がこれを代行し、演算処理部１０ａの従プロセツ
サ３１ａ　、３１ｂ　、　・−・・−，３１ｎ　＆；ｔ
ＲＡＭ１１に書込まれた命令情報に基づいて制御処理を
継続して実行することができる。

尚、第２図に示した例は２つの演算処理部と２つの通信
処理部とでシステムを構成した場合を示したが、本発明
はこれに限定されることなく３以上の適宜の数の演算処
理部及び通信処Ｉｇ！部を用いたシステムにおいてもそ
のまま適用することができる。

〔発明の効果〕

以上説明してきたように本発明によれば、主制御部が非
定常な動作を生じた場合には、代行手段が前記主制御部
の所定の処理を代行するようにしたことから、主ｆｌＲ
御部が非定常な動作を生じた場合であっても従制御部に
よる制御処理を継続して行なうことができ、システムの
信頼性が大幅に向上する。

【図面の簡単な説明】

第１図はクレーム対応図、第２図は本発明が適用される
システム構成を示したブロック図、＃Ｉ３図は第２図の
要部を示したブロック図、第４図は従来例を示したブロ
ック図である。 １・・・主制御部　　　　　３・・・記憶手段５・・・
従制御部　　　　　７・・・監視手段９・・・代行手段 代理人　弁理士　　三　好　保　男 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 主制御部が命令情報を記憶手段へ書込むと、従制御部が
   前記記憶手段から前記命令情報を読出して当該命令情報
   に基づいて処理を行なう演算処理装置において、 前記主制御部の動作を監視し、主制御部が非定常な動作
   を生じた場合に監視情報を出力する監視手段と、 前記監視情報を入力したときに予め記憶された命令情報
   を前記記憶手段へ書込んで前記主制御部の処理を代行す
   る代行手段と、 を有することを特徴とする演算処理装置。