JPH02301837A - 多重系処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ この発明は、マスタ装置とバックアップ装置とによって
多重化された、計算機システム、各種制御システムをは
じめとする多重系処理システムに関するものである。

〔従来の技術〕

第３図は例えば特公昭６　］−３１４９２号公報に示さ
れた従来の多重系処理システムを示すブロック図である
。回において、１はアドレス線、データ線、制御信号線
等にて形成される共通バスである。２はこの共通バス１
に接続されて、当該共通バス１に接続された入出力装置
等の各種機器（図示省略）の制御を常時実行しているマ
スタ装置であり、このマスタ装置２内において、２１は
前記各種機器の制御のための演算処理を所定のプログラ
ムに従って実行する処理手段である。２２Ｇコ゛この処
理手段２１が演算処理の際に用いる前記プログラム等を
格納するプログラム記憶領域と、前記処理手段２１によ
る演算処理の過程で書込・続出するテーク等を格納する
テーク記憶領域とを有する記憶手段であり、２３は前記
共通バスｌと同様にアドレス線、データ線、ｉ＋１１＋
御１３号線等にて形成され、前記処理手段２１および記
憶手段２２間の信号の伝送を行う１−２−カルバスであ
る。

３は前記マスタ装置２と同一・に構成され、前記共通バ
ス１に接続されてマスタ装置に異常か発生した時に、そ
れに代わって共通バス］に接続された各種機器の制御を
実行するハックアンプ装置である。このバックアップ装
置３内に打いて、３］は前記処理手段２】と同等の処理
手段、３２は前記記１．ａ手段２２と同等の記１．９手
段、３３は前記ローカルバス２３と同等のローカルバス
である。４はこのマスタ装置２およびハックアップ装置
３の各ローカルバス２３，３３と共通バス１との間に配
されて、マスタ装置２とハックアップ装置３の共通バス
１の制御権を切り換えて多重化処理を実現する切換装置
である。

第４図は共通バス１に接続された各種機器の制御をマス
タ装置２からハックアンプ装置３・＼切り換えるための
回路の一例を示すブロック図で、図において、５はマス
タ側の回路、６はバックアップ側の回路をそれぞれ示し
ている。このマスタ側の回路５において、５１はマスタ
装置２のエラー信号であり、５２はこのエラー信号５１
を論理反転させるインバー１−ゲートである。５３はこ
のインバートゲート５２の出力とハイレベルの論理値と
の論理積をとるアンドゲートであり、５４はこのアンド
ゲート５３から出力され、共通バス１の使用の有効／無
効を決定するバスコントロール信号であって、ハイレベ
ルで有効となる。

また、前記バックアップ側の回路６において、６１ばバ
ックアップ装置３のエラー信号であり、このエラー信号
６１はバックアップ装置３が複数ある場合には、当該バ
ックアップ側の回路６と同一に構成された次段の回路の
アンｌゲートの入力としても送出される。６２ばこのエ
ラー信号６１を論理反転させるインバートゲ−１−１６
３ばこのインバートゲート６２の出力と前記マスタ装置
２のエラー信号５１との論理積をとるアントゲート−３
＝ であり、６４はこのアントゲ−１・６３から出力される
、前記バスコンＩ・ロール信号５４と同等のバスコント
ロール信号である。

次に動作について説明する。マスタ装置２およびバック
アップ装置３ばそれぞれ定ＩＵＩ的に自己診断を行って
おり、異常を検出するとエラー信号５１もしくは６１の
論理値をハイレベルに変化させる。したがって、マスタ
装置２が正常であればエラー信号５１はローレベルであ
り、マスタ側の回路５ではその反転信号とハイレー・ル
の論理値とのアンド条件に基づくバスコントロール信号
５４がハイレベルとなって有効となる。一方、バックア
ップ側の回路６ては、エラー信号５１によってアントゲ
−１〜５３が閉じられ、バスコントロール信号６４はロ
ーレベルとなって無効となる。

このバスコントロール信号５４によって、マスタ装置２
が共通バス１の制御権を獲得し、その処理手段２１は記
憶手段２２に格納されているプログラムに従って演算処
理を実行し、当該共通バス１に接続された入出力装置等
の各種機器の制御を行う。この時、処理手段２１ばこの
演算処理の実行に際して発生ずるデータを記憶手段２２
の所定のアドレスに格納する。また、バックアップ装置
３もマスタ装置２と同一のプログラムによる演算処理を
実行し、その演算処理の実行時に生ずるデータで記憶手
段３２の内容を更新している。この時、バックアップ装
置３は共通バス１の使用権を持っていないため、共通バ
ス１への書き込み動作は実行されず、マスタ装置２の異
常発生による切換指令が送られてくるまで待機している
。

前記自己診断によってマスタ装置２に異常が検出される
と、エラー信号５１がローレベルからハイレベルに変化
する。従って、マスタ側の回路５ではアンドゲート５３
の出力するバスコントロール信号５４がローレベルとな
って無効となり、一方、バックアップ側の回路６では、
インバートゲート６２の出力がハイレベルに変化し、バ
ックアップ装置３が正常であればエラー信号６１はハイ
レベルであるため、アントゲ−１・６３が出力するバス
コントロール信号６４ばハイレベルとなって有効となる
。そのため、ハックアップ装置３か共通バス１の制御権
を獲得し、共通バス１の制御権を失ったマスタ装置２に
代わって共通バス１に接続された各種機器の制御を行う
。以−にの動作によってマスタ装置２の異常光ηユ時の
バックアップか実現される。

〔発明が解決しようとする課題〕

従来の多重系処理システムは以−］二のように構成され
ているので、マスタ装置２の処理手段２１とハックアッ
プ装置３の処理手＆３１とは同一のプログラムを実行し
ているが、完全に非同ルｊ状態で動作しているため、マ
スタ装置２に異常か発生して共通バス１に接続された各
種機器の制御がハックアップ装置３に切り換えられた時
点で、当該バックアップ装置３の記憶手段３２内のデー
タ状態と異常発生直前のマスタ装置２の記憶手段２２内
のデータ状態の同一性が確保されない場合か生じ、ハッ
クアップ装置３へ制御が切り換えられた時、その制御動
作の連続性が必ずしも保障され４↓Ｉないという問題点
があった。

この発明は上記のような問題点を解消するためになされ
たもので、ハックアップ装置の記憶手段内のデータの状
態を、マスタ装置の記憶手段内のデータの状態と常に同
一に保持し、バックアップ装置へ制御が切り換えられた
時にその制御動作が確実に連続して実行される多重系処
理システムを得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る多重系処理システムは、マスタ装置の処
理手段が自装置内の記憶手段に対してデータの書き込め
動作を実行する際、ハックアップ装置の記憶手段に前記
データと同一のデータを転送するためのインクフェース
ケーブルを用意し、当該インタフェースケーブルによっ
てマスタ装置の記憶手段とバックアップ装置の記憶手段
の相互を直接接続したものである。

〔作　用〕

この発明におけるマスタ装置の処理手段は、その演算処
理の過程で自装置の記憶手段に対してデータの書き込み
動作を実行する必要が生じた場合、当該データを自装置
の記憶手段に書き込むとともに、インタフェースケーブ
ルを介してそのデータをバックアップ装置の記憶手段に
転送し、当該記憶手段の自装置の記憶手段と同一のアド
レスにそのデータを書き込むご左により、ハックアンプ
装置の記憶手段内のデータの状態とマスタ装置の記憶手
段内のデータの状態との同一性を碍保し、ノ＼ツクアッ
プ装置へ制御が切り換えられた時の制御動作の連続性を
保障する。

〔実施例〕　　　・ 以下、この発明の一実施例を図について説明する。第１
図において、１は共通バス、２はマスタ装置、３はバッ
クアップ装置、４は切換装置、２１．３１は処理手段、
２３．３３はローカルバスであり、第４図に同一符号を
イ」シた従来のそれらと同一、あるいは相当部分である
ため詳細な説明は省略する。また、７および８は第２図
にその詳細構成を示すマスタ装置２およびハックアップ
装置３の記憶手段であり、９はアドレス線、データ線、
制御信号線、ステータス線等よりなり、マスタ装置２の
記憶手段７とバックアップ装置３の藺憶手段８の相互を
直接接続するインタフェースケーブルである。

また、第２図の記憶手段７において、７１はＲＡＭ（ラ
ンダムアクセスメモリ）チップよりなり、マスタ装置２
の処理手段２１が演算処理の際に用いる前記プログラム
等を格納するプログラム記憶領域と、前記処理手段２１
による演算処理の過程で書込・読出されるデータ等を格
納するデータ記憶領域とを有するメモリアレイであり、
７２はこのメモリアレイ７１への書込・続出を制御する
アクセスコントローラである。７３はマスタ装置２の動
作状態を示す状態フラグを記憶するフラグレジスタであ
り、７４はメモリアレイ７１の書込・続出の際に、デー
タの方向を制御するＩ・ランシーパ機能を備えた入出力
コントローラである。７５はこれらメモリアレイ７１、
アクセスコントローラ７２、フラグレジスタ７３および
入出力コントローラ７４を接続している内部パスである
。

記憶手段８も記憶手段７と同一に構成されておリ、８１
は前記メモリアレイ７１と同等のメモリアレイ、８２は
前記アクセスコントローラ７２とと同等のアクセスコン
トローラ、８３はｆ′１ｉＪ記フラグレフラグレジスタ
フ３フラグレジスタ、８４は前記入出力コントローラ７
４と同等の入出力コントローラ、８５は前記内部バス７
５と同等の内部バスである。前記インタフェースケーブ
ル９ば記憶手段７の内部バス７５と記憶手段８の内部バ
ス８５の間を直接接続している。

次に動作について説明する。マスタ装置２が正常であれ
ば、共通バス１の制御権は従来の場合と同様にマスタ装
置２に与えられている。従って、マスタ装置２の処理手
段２１は、記憶手段７のメモリアレイ７１から読み出し
たプログラムに従って演算処理を実行するごとにより、
−！ξ通バスＩに接続された入出力装置２９の各種ｎ器
の制御を行っている。この時、ハックアンプ装置３の処
理手段３１は、記憶手段８のメモリアレイ８１に格納さ
れた前記プログラムと同一のプログラムを実行・ｌず、
自己診断およびイニシャルプログラムのノヲ実行して待
機状態となっている。

マスタ装置２の処理手段２１は前記演算処理の実行に際
して発生したデータを、記憶手段７のメモリアレイ７１
の所定のアドレスに格納すべくローカルバス２３へ送出
する。記憶手段７では当該データをその入出力コントロ
ーラ７４で受信し、内部バス７５を介してアクセスコン
トローラ７２へ送り、アクセスコントローラ７２はその
データをメモリアレイ７１の指定されたアドレスに格納
する。この時同時に当該データは、前記アドレスのアド
レス情報とともにインタフェースケーブル９を経由して
ハックアップ装置３の記憶手段８へも転送される。転送
を受げた記憶手段８てば、それらを内部バス８５を介し
てアクセスコントローラ８２へ送り、アクセスコントロ
ーラ８２は当８亥データをメモリアレイ８１の前記アド
レス情報にて指定されたアドレスに格納する。これによ
って、マスタ装置２の記憶手段７とバックアップ装置３
の記憶手段８が常に同一のデータ状態に保たれる。

第２図に示す実線矢印はこの書き込み時のデーター　　
Ｉ　　１　− フローを示している。また、前記演算処理の過程でメモ
リアレイ７１から読め出されたデータは、第２図に破線
矢印で示すように入出力コンｌ−ｕ　−ラフ４を経由し
て処理手段２１・＼送られる。

ここで、マスタ装置２の処理手段２１は定期的に行って
いる自己診断で異常を検出すると、エラー信号を前記イ
ンクフェースケーブル９のステータス線を用いてバック
アップ装置３の記憶手段８へ送る。ハックアンプ装置３
の記憶手段８ではごのエラー信号を受けるとフラグレジ
スタ８３の内容をマスタ装置異常を示す状態フラグに変
更する。

バックアップ装置３の処理手段３１．　ｋ；ｌ：、この
フラグレジスタ８３の状態フラグを所定の周期で読み取
っており、これによってマスタ装置２の動作状態のモニ
タが可能となる。従って、第４図に示す回路を用いるこ
となくマスタ装置２からハックアップ装置３への制御の
９Ｊり換えタイミングを１Ｓトるごとができる。

バックアップ装置３の処理手段３］は、フラグレジスタ
８３の状態フラグによってマスタ装置？に異常が発生し
たことを検知すると、切換装置４に対して共通バス１の
制御権の切り換えを要求する。これによって、バックア
ップ装置３が共通パス１の制御権を獲得し、共通バス１
の制御権を失ったマスタ装置２に代わって共通バス１に
接続された各種機器の制御を継続して実行する。第２図
に示す鎖線矢印はメモリアレイ８■から読み出されるデ
ータのデータフローを示している。この時、ハックアッ
プ装置３の記憶手段８のデータ状態はマスタ装置２のそ
れと常に同一化されているため、バックアップ装置３の
処理手段３１は同一レヘルからの演算処理を連続して確
実に実行することが保障される。以」二の動作によって
マスタ装置２の異常発生時のハックアップが実現される
。

［発明の効果］ 以上のように、この発明によれば、演算処理の過程で発
生したデータを自装置の記憶手段に書き込むとともに、
インタフェースケーブルを介してそれをハックアンプ装
置の記憶手段に転送し、自装置の記憶手段と同一のアド
レスに当該データを書き込むように構成したので、バッ
クアップ装置の記憶手段内のデータ状態が常にマスタ装
置の記憶手段内のデータ状態と同一に保持され、制御か
ハックアップ装置へ切り換えられる際、その制御動作が
確実に連続して実行される多重系処理システム、が得ら
れる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による多重系処理システム
を示すブロンフレ１、第２図はその記・１０丁段の詳細
構成を示ずブ【−コック図、第３図は従来の多重系処理
システムを示すブ１−１ンク図、第４図ＬＪ：　’Ｌの
マスタ装置からハックアンプ装置へ制御を切り換えるた
めの回路の一例を示すブロック図である。 １番Ｊ共通バス、２はマスタ装置、３はハックアップ装
置、２］、、３１は処理手段、４は切換装置、７．８は
記憶手段、９はインクフェースケーブル。 なお、図中、同−符りは同一、又は相当８１１分を示す
。 （外２名）

Claims (1)

【特許請求の範囲】
1. 共通バスに接続された各種機器を制御するための演算処
   理を実行する処理手段と、前記処理手段が前記演算処理
   の実行に際して書込・読出するデータを格納する記憶手
   段とを備えた複数の装置を、切換装置を介して前記共通
   バスに接続し、前記装置中の１つを前記各種機器の制御
   を常時実行するマスタ装置とし、他を前記マスタ装置の
   異常時にそれに代わって前記各種機器の制御を実行する
   バックアップ装置とする多重系処理システムにおいて、
   前記マスタ装置の記憶手段と前記バックアップ装置の記
   憶手段の相互を、前記マスタ装置の処理手段が自装置内
   の前記記憶手段に対してデータの書き込み動作を実行し
   た時に、当該データと同一のデータを前記バックアップ
   装置の記憶手段に転送するためのインタフェースケーブ
   ルで直接接続したことを特徴とする多重系処理システム
   。