JPH0295190A

JPH0295190A - サーボ回路

Info

Publication number: JPH0295190A
Application number: JP63243439A
Authority: JP
Inventors: Toyozo Uragami; 浦上　豊蔵
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1988-09-27
Filing date: 1988-09-27
Publication date: 1990-04-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はサーボ回路に関する。

（ロ）従来の技術特公昭６０−１５０２６０号公報（ＧＩＩＢＩ５　／　
４６７　）にはマイクロコンピュータを用いたサーボ回
路が開示されている。

（ハ）発明が解決しようとする課題ところで、以上の従来技術では、モータの駆動回路がマ
イクロコンピュータとは別に設けられており、更に構成
を簡略化するために、マイクロコンピュータに駆動回路
の機能をもたせることが望ましい。

（ニ）課題を解決するための手段本発明では、デジタルシグナルプロセッサ（ＤＳＰ）と
いう集積回路を利用してサーボ回路を構成する。ＤＳＰ
は、大まかに言えばチップ内に乗算器等が設けられたマ
イクロコンピュータと考えることができ、又、処理の高
速化かはがられている。

そして、ＤＳＰには、ブラシレスモーフからのホール素
子出力（ロータの回転位置を表示する）が供給され、こ
の信号に基づきブラシレスモーフ駆動コイルの駆動信号
を出力する。

（ホ）作用つまり、ＤＳＰがモータの駆動回路の機能も有すること
になりサーボ回路の構成が簡単になる。

（へ）実施例以下、図面に従い本発明の詳細な説明する。

実施例で使用されるＤＳＰ（１）はＴＭＳ　３２０とい
うものであり、内部の概略は第２図の如くである。プロ
グラムメモリ（２）、データメモリ（３）は別々に設け
られ、他に除算器（４）やＡＬＵ（演算装置）（５）等
が設けられている。

そしてこのＤＳＰと適当なＩ１０ポートが結合されて第
１図に示したＤＳＰブロック（６）が構成される。第１
図の構成はビデオテープレコーダ（ＶＴＲ）のシリンダ
モータ（回転ヘッドを駆動する）及びキャプスタンモー
タ（ピンチローラとともにテープを駆動する）の速度、
位相制御を実行するものである。

（７）はシリンダモータ（図示省略）の回転基準となる
第１フリーランニングカウンタ（ＦＣ）、（Ｐｌ）は第
１位相インプットキャプチャレジスタ（Ｉ　ＣＲ）　、
　（Ｓｌ）は第１速度インプットキャプチャレジスタ（
ＩｃＲ）であり、第１位相ＩＣＲ（Ｐｌ）にはシリンダ
モータのＰＧ（位相検出）信号が、第１速度Ｉ　ＣＲ（
Ｓｌ）にはシリンダモータのＦＧ（速度検出）信号が供
給されている。

（８）はキャプスタンモータ（図示省略）の回転基準と
なる第２ＦＣ１（Ｐ２）は第２位相Ｉ　ＣＲ（Ｓ２）は
第２速度ＩＣＲである。第２位相ＩＣＲ（Ｐ２）にはキ
ャプスタンモータのＰＧ倍信号又はＦＧ倍信号分周信号
）が、第２速度ＩＣＲ（Ｓ２）にはキャプスタンモータ
のＦＧ倍信号与えられている。

尚、シリンダモータ及びキャプスタンモータは、ブラシ
レスモータが用いられており、駆動のためには回転子（
ロータマグネット）の位置検出とこれに応じた電流を流
すべき駆動コイルの選択を行う必要がある。そして、こ
の動作も、本実施例では、ＤＳＰが行なう。

（Ｈｕｌ　）（Ｈｖｌ　）（ｌＬｗｌ　）はシリンダモ
ータの位置検出器（ホール素子）　、　（０１）ｍ）（
Ｗｌ）はシリンダモータの駆動コイル、（Ｑｕｌ）（Ｑ
ｖｌＸＱｗｌ）は夫々の駆動コイルに対応した電流制御
トランジスタである。

又、キャプスタンモータ側も同様に位置検出器（Ｈｕ２
）（１＋ｖ２）（８ｗ２）　、駆動コイル（Ｕ２）（Ｖ
２）（１〜′２）、電流制御トランジスタ（Ｑｕ２）（
Ｑｖ２）（Ｑｗ２）を備えている。

そして、各位置検出器の出力はＤＳＰブロック（６）に
入力され、又、ＤＳＰブロックからのＰＷＭ（パルス幅
変調）出力が各電流制御トランジスタのベースに印加さ
れている（実際には平滑用のロウパスフィルタを介して
）。

第１及び第２ＦＣ（７）（８）にはＤＳＰブロック（６
）からタロツク信号が供給されるとともに動作が制御さ
れる。又、Ｉ　ＣＲ（ＰＩ）（Ｓｌ）（Ｐ２）（Ｓ２）
の出力は、ＤＳＰブロック（６）内に入力される様にな
っている。

又、ＤＳＰ（６）は、ＶＴＲのシスコンによって動作が
制御される。

次にフローチャートに基づき基本的な動作を説明する。

第４図は動作の概略を示すフローチャートである。ＤＳ
Ｐの動作としては、速度制御演算（９）、位相制御演算
（１０）、ロータ位置検出（］１）、Ｐ　ＷＭ制御演算
（１２）がある。尚、フローチャートは１つのモータに
対応するものであるが、モータが２個になっても基本的
には同じである。

まず、ＦＣとＩＣＲを利用した位相制御、速度制御につ
いて簡単に説明する。ＦＣはタロツク信号を計数して、
計数値が所定値となったらリセットされて再び計数を繰
り返す。そこで計数値は、第３図の如きのこぎり歯形状
となる。ＩＣＲは、ＰＧ倍信号又はＦＧ倍信号が入力さ
れたときの計数値を保持する（次の入力まで）。

ＦＧの繰り返し周期が基準信号周期と等しく設定されて
いると（クロック周波数とリセットする計数値で定まる
）１回転に１回生じるＰＧ倍信号より保持された計数値
は位相差のデータ（ＰＤ）となる。又、ＦＧ倍信号保持
されたデータ（ＳＤｎ）は前回のデータ（ＳＤｎ−１）
と減算することにより、速度のデータが得られる。そし
て、これらの位相差データ及び速度データを用いて、所
定の演算を行い位相誤差データ（ＰＨ８ＣＴＲ）及び速
度誤差データ（ＳＰＤＣＴＲ）が得られる。

速度制御演算ルーチン（９）（第５図参照）では速度Ｉ
　ＣＲ（Ｓｌ　）（Ｓ２）の保持データをＤＳＰに取り
込んで（１３）、前回の値と等しいかどうかチエツクし
く１４）、等しければメインルーチンに戻る（１５）。

等しくなれば、前回のデータとの減算結果と内部の速度
目標値と比較して、速度誤差データ（Ｓ　Ｉ）ＤＣＴＲ
）を求め（フィルタリング処理も含む）、新しいＩＣＲ
データを前回のデータつとして保持する（１６）。そし
てメインルーチンに戻る。

位相制御演算ルーチン（１０）　（第６図参照）では位
相Ｉ　ＣＲ（ＰＩ）（Ｐ２）の保持データを入力しく１
７）、前回データと比較して（１８）同じであればメイ
ンルーチンに戻る（１９）。異なっていれば今回入力し
たデータと内部の位相基準を比較して位相誤差データ（
Ｐ　ＨＳ　ＣＴ　Ｒ）を演算しくフィルタリング処理を
含む）、今回のデータを前回のデータとして保持しく２
０）、メインルーチンに戻る（１９）。

ローター位置検出ルーチン（１１）　（第７図参照）で
は、各検出器（Ｈｕｌ　）（Ｈｖｌ　）　（ｔｈｖｌ　
）　（Ｈｖ２）（ｌｌｖ２）（８ｗ２）の出力を読み込
んで（２１）、この出力の組み合せに応じた各駆動コイ
ルのドライブデータをデータメモリ（３）から読み出し
て保持しく２２）、メインルーチンに戻る（２３）。

３つ（Ｕ相、■相、Ｗ相）の検出器の出力とモータの回
転角は、例えば第８図に示す関係にある。

そして、１回転を６個の領域にわけて、あらかじめ、夫
々の領域に対応する各駆動コイルのドライブデータをデ
ータメモリに記憶せしめておく。記憶されたし相、Ｖ相
及びＷ相のドライブデータ（ＵＴＢＬＤ）　（ＶＴＢＬ
Ｄ）　（ＷＴＢＬＤ）は例えば第９図の如きものである
。

ＰＷＭ制御演算ルーチン（１２）　（第１０図参照）で
は、乗算器（（４）、第２図）を利用して、各相の出力
データ（ＵＤＲＶ）（ＶＤＲＶ）（ＷＤＲＶ）が下記の
如く演算される（２４）（２５）（２６）。

１］ＤＲＶ＝（ＳＰＤＣＴＲ＋ＰＨ８ＣＴＲ）ＸＵＴＢ
ＬＤＶＤＲＶ＝（ＳＰＤＣＴＲ＋ＰＨ５ＣＴＲ）ＸＶＴ
ＢＬＤ　　　・（１）ＷＤＲＶ＝（ＳＰＤＣＴＲ＋ＰＨ
３ＣＴＲ）ＸＷＴＢＬＤ次に、ＰＷＭ出力信号の周期を
定めるレジスタ（ＰＷＭＰＲＤ）の内容がφ〔ゼロ〕で
あるかどうかチエツクしく２７）、φであれば次の処理
（２８）に進み、φでなければ処理（２８）は飛ばして
次に進む。

処理（２８）ではレジスタ（ＰＷＭＰＲＤ）に所定値を
設定し、各相の出力ＰＷＭ信号のデユーティを定めるレ
ジスタ（ＵＰＷＭＤ）（Ｖ’ＰＷＭＤ）（ＷＰ　Ｗ　Ｍ
　Ｄ　）に（１）式で求めた出力データを設定する。

そして、以下の処理で順次、各相のＩ’ＷＭ出力信号（
第１１図参照）が作成される。代表としてＵ相について
説明するが他の相でも同じである。

まずレジスタ（ＴＪＰＷＭＤ）の内容がφかどうかチエ
ツクされ（２９）、φであれば、Ｕ相ドライブ出力をＬ
レベルに設定しく（３０）、Ｌレベルを出力する期間）
、φでなければＨレベルに設定する（（３１）、Ｈレベ
ルを出力する期間）。

Ｈレベル設定処理（３１）後にはレジスタ（ｕｐｗＭ　
Ｄ　）の内容を１つ減らして（３２）、次の処理に進む
。更に、■相のＰＷＭ信号出力レベルを設定しく３３）
〜（４０）、レジスタ（ＰＷＭＰＲＤ）の値を１減算し
て（４１）、メインルーチンに戻る（４２）。

尚、前述のフィルタリング処理は乗算器、ＡＬＵを用い
たデジタルフィルタ処理であり、ソフトウェアに基づい
て実行されるが、（１）式の乗算器（４）がハードウェ
アとして設けられていることにより、大幅な処理のスピ
ードＵＰが可能となっている。

又、ＤＳＰの命令実行時間は通常のマイクロコンピュー
タに比べてかなり速いのでＰＷＭ出力信号の周波数を高
くでき、精度の向」−も期待できる。

（ト）発明の効果以上述べた様に本発明によれば、モータのドライブ機能
をＤＳＰ内にもたせる様にしたので、サーボ回路をほと
んどワンチップで構成でき、簡略化の点ですぐれている
。

【図面の簡単な説明】

第１図は本発明１実施例のブロック図、第２図はＤＳＰ
の概略を示すプロ７り図、第３図は動作説明図、第４図
、第５図、第６図、第７図、第１０図は動作を示すフロ
ーチャート、第８図、第９図、第１１図は波形図である。（１）・・デジタルシグナルプロセッサ、（４）・・・
乗算器。

Claims

【特許請求の範囲】

（１）モータの回転検出信号に基づき速度又は位相誤差
データを作成する誤差データ作成手段と、前記モータの
ローター位置検出器の出力状態を判別する判別手段と、
この判別結果に基づき記憶された各相のドライブデータ
を選択し、前記誤差データを用いてＰＷＭ出力信号のデ
ューティを示す出力データを演算する手段と、この出力
データに基づき、各相に対するＰＷＭ出力信号を作成す
るＰＷＭ作成手段をデジタルシグナルプロセッサで構成
してなるサーボ回路。