JP2940533B2 - 記録再生装置におけるポーズモード制御装置 - Google Patents
記録再生装置におけるポーズモード制御装置Info
- Publication number
- JP2940533B2 JP2940533B2 JP9345849A JP34584997A JP2940533B2 JP 2940533 B2 JP2940533 B2 JP 2940533B2 JP 9345849 A JP9345849 A JP 9345849A JP 34584997 A JP34584997 A JP 34584997A JP 2940533 B2 JP2940533 B2 JP 2940533B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pause
- circuit
- detection signal
- pause mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、記録再生装置にお
けるポーズモード制御装置に関し、モータのサーボ回路
を有する記録再生装置に用いて好適なものである。 【０００２】 【従来の技術】ヘリカルスキャン型ＶＴＲなどの記録再
生装置においては、周知のように、磁気ヘッドが設けら
れた回転ヘッドドラムを駆動するドラムモータの回転位
相および回転速度をそれぞれ制御するドラムサーボ回路
と、磁気テープを走行させるキャプスタンを駆動するキ
ャプスタンモータの回転速度および回転位相をそれぞれ
制御するキャプスタンサーボ回路とが設けられている。 【０００３】上記ドラムサーボ回路においては、速度サ
ーボを行うために、ドラムモータの回転速度をＦＧ（周
波数発電機）と呼ばれる回転検出器で検出して回転速度
に応じた周波数を有する検出信号を得、この検出信号を
周波数−電圧変換することにより、速度エラー信号を得
るようにしている。また、位相サーボを行うために、ド
ラムモータの回転位相をＰＧ（パルスジェネレータ）と
呼ばれる回転検出器で検出して回転位相に応じた検出信
号を得、この検出信号と基準信号とを位相比較すること
により、位相エラー信号を得るようにしている。 【０００４】また、キャプスタンサーボ回路において
も、キャプスタンの速度および位相をＦＧおよびＰＧで
それぞれ検出し、これらの検出信号からドラムサーボ回
路の場合と同様にして速度エラー信号および位相エラー
信号を得ることにより、速度サーボと位相サーボとを行
うようにしている。 【０００５】このために、ドラムサーボ回路における位
相サーボ系とキャプスタンサーボ回路における位相サー
ボ系とには、互いに周波数の異なる基準信号がそれぞれ
供給されている。そして、これらの基準信号としては、
精度の高いものが要求される 【０００６】一方、最近の記録再生装置においては、種
々の動作モードを制御するために、マイクロコンピュー
タを用いたシステムコントローラが設けられている。こ
のようなマイクロコンピュータには、演算処理などに用
いられるクロックパルスを得るための高精度なクロック
発生器が設けられている。そして、上記クロック発生器
から得られるクロップパルスを２つの分周器で分周する
ことによって、上記２つの位相サーボ系に供給される２
種類の基準信号を得るようにしている。 【０００７】このような記録再生装置に用いられる上記
マイクロコンピュータとしては、クロック発生回路、上
記２つの分周器、ＣＰＵ、メモリ、割込み処理回路など
がワンチップ上に構成されたＩＣ回路が用いられてい
る。 【０００８】 【発明が解決しようとする課題】従来の記録再生装置に
用いられるマイクロコンピュータは上述したように必要
最小限の機能のみが内蔵されているので、プログラムの
変更のみでは間に合わないような新たな機能が記録再生
装置に付加された場合は、外部回路を追加しなければな
らない。 【０００９】特に、上記２種類の基準信号などのような
外部に供給するための信号を作るための上記クロックパ
ルスを分周する分周器は、通常は２個しか設けられてい
ない。このために、時間測定を行う必要のある機能が記
録再生装置に付加されたような場合は、時間測定のため
のタイミング信号としてのクロックパルスを発生するク
ロックパルス発生器やこのクロックパルスを計時するカ
ウンタなどを別に設ける必要が生じる。なお、上記基準
信号を分岐してからこれをさらに分周することによって
上記タイミング信号を作ることも考えられるが、この場
合は、マイクロコンピュータに対しては割込みモードと
なるために、分岐のための割込み処理回路を別に設ける
必要が生じる。 【００１０】 【課題を解決するための手段】本発明は、ポーズ指令信
号が入力されることにより記録再生装置をポーズモード
にする制御回路と、回転体の回転状態を検出してこの回
転体の回転状態に応じた検出信号を出力する検出手段
と、ＣＰＵ、メモリおよびクロック発生手段をそれぞれ
有するとともに、上記検出手段から得られる検出信号が
入力される入力端子をさらに有するシステムコントロー
ラと、上記検出手段から得られる検出信号と上記クロッ
ク発生手段から得られる基準信号とに基づいて上記回転
体の回転状態をほぼ一定に制御する回転体サーボ回路と
を備え、ポーズ指令信号が上記制御回路に入力されたと
きに、上記制御回路が、ポーズモード信号を出力して記
録再生装置をポーズモードにするとともに、割込み要求
信号を上記システムコントローラに出力し、この割込み
要求信号に基づいて上記システムコントローラが上記入
力端子から得られる上記検出信号をタイミング信号とし
て上記メモリ上のプログラムに従って所定の経過時間を
計時し、このシステムコントローラが上記所定の経過時
間を計時し終わったときに所定の制御信号を上記制御回
路に出力し、この所定の制御信号に基づいて上記制御回
路が回転ヘッドドラムの回転を停止させるストップ信号
を出力するように構成したことを特徴とする記録再生装
置におけるポーズモード制御装置に係るものである。 【００１１】このように構成された記録再生装置におけ
るポーズモード制御装置によれば、回転体の回転状態を
検出する検出手段から得られるこの回転体の回転状態に
応じた検出信号をタイミング信号としてポーズモードの
経過時間を計時するようにしているので、上記回転体の
サーボ回路の他に、タイミング信号としてのクロックパ
ルスを発生するクロックパルス発生器やこのクロックパ
ルスを計数するカウンタなどの回路を特に設けることな
く、ポーズモードが所定時間経過したときに、回転ヘッ
ドドラムの回転を自動的に停止させることができる。 【００１２】 【発明の実施の形態】つぎに、本発明をＶＴＲに適用し
た一実施例を図１を参照して説明する。 【００１３】本実施例においては、ＶＴＲに８分間ポー
ズ機能が付加されており、この８分間を測定するための
タイミング信号をサーボ回路を利用して得るようにして
いる 【００１４】ＶＴＲにおいては、一般的に、ポーズ釦を
押すと、ピンチローラがキャプスタンを離れテープが停
止してポーズ状態となるが、このときに、キャプスタン
と回転ヘッドドラムとは回転していて、回転ヘッドがテ
ープ上を走査している。そこで、ポーズ状態におけるテ
ープとヘッドとの無駄な摩擦を避けてテープとヘッドと
を保護するために、ポーズ釦が押されてから８分間が経
過すると、ドラムの回転を自動的に停止させるようにす
る機能が上記８分間機能ポーズである。 【００１５】図１において、システムコントローラ用の
マイクロコンピュータ１には、クロック発生回路２、分
周器３、４、ＣＰＵ５、割込みアドレスベクトル発生回
路６、バスライン７、ＲＯＭ８、ＲＡＭ９、出力ポート
１０、入力ポート１１などが設けられるとともに、外部
出力端子１２、１３、割込みデータ入力端子１４、割込
み要求信号入力端子１５などがさらに設けられている。 【００１６】クロック発生回路２から得られるクロック
パルスは、分周器３で１／Ｎに分周されて上記端子１２
からキャプスタンサーボ回路１６のキャプスタンサーボ
回路１７に基準信号Ｓ1 として供給されるとともに、分
周器４で１／Ｍに分周されて端子１３からドラムサーボ
回路１８のドラムサーボ処理回路１９に基準信号Ｓ2 と
して供給される。 【００１７】記録時には、キャプスタンサーボ回路１６
において、キャプスタンモータ２０の回転速度および位
相を前述したＦＧおよびＰＧを含む回転検出器２１で検
出し、これらの速度検出信号ＳF1および位相検出信号Ｓ
P1をキャプスタンサーボ処理回路１７に加えるようにし
ている。この処理回路１７においては、上記信号ＳF1を
電圧に変換して速度エラー信号を得るとともに、上記信
号ＳP1と上記基準信号Ｓ1 とを位相比較することにより
位相エラー信号を得るようにしている。モータ２０は、
上記速度エラー信号および位相エラー信号に応じてその
速度および位相が制御される。また、上記信号ＳF1、Ｓ
P1はマイクロコンピュータ１の端子１４に加えられるよ
うになっている。 【００１８】また、ドラムサーボ回路１８においては、
ドラムモータ２２の回転速度および位相をＦＧおよびＰ
Ｇを含む回転検出器２３で検出し、これらの速度検出信
号ＳF2および位相検出信号ＳP2をドラムサーボ処理回路
１９に加えるようにしている。この処理回路１９におい
ては、上記信号ＳF2を電圧に変換して速度エラー信号を
得るとともに、上記信号ＳP2と上記基準信号Ｓ2 とを位
相比較することにより位相エラー信号を得るようにして
いる。モータ２２は、上記速度エラー信号および位相エ
ラー信号に応じてその速度および位相が制御される。 【００１９】一方、ポーズ釦２４は、８分間ポーズのた
めの制御を行う制御回路２５に接続されている。この制
御回路２５からは、ポーズ信号ＳPOが入力ポート１１に
送られるとともに、割込み要求信号ＳRQがマイクロコン
ピュータ１の端子１５に送られ、さらに、ストップ信号
ＳSTがドラムサーボ処理回路１９に加えられるようにな
っている。 【００２０】出力ポート１０からは、制御信号ＳC1が制
御回路２５に送られるとともに，図示を省略するがＶＴ
Ｒの他の所定の回路に制御信号を送っている。入力ポー
ト１１には、上記ポーズ信号ＳPOの他にも、ＶＴＲの所
定の回路から状態を示すデータが入力されている。ま
た、ＲＯＭ８には、８分間ポーズに必要なサブルーチン
プログラムが設けられている。 【００２１】次に、上述のように構成されたＶＴＲの動
作を説明する。 【００２２】記録時には、キャプスタンサーボ回路１６
とドラムサーボ回路１８とによりモータ２０、２２の速
度および位相がほぼ一定に制御されている。したがっ
て、回転検出器２１、２３から得られる上記信号ＳF1、
ＳP1、ＳF2、ＳP2の周波数および位相は、ほぼ一定とな
っている。 【００２３】この状態でポーズ釦２４を押すと、ポーズ
指令信号が制御回路２５に入力されるので、この制御回
路２５からポーズ信号ＳPOが入力ポート１１に送られる
とともに、割込み要求信号ＳRQが端子１５に送られる。
このために、ピンチローラがキャプスタンから離れて磁
気テープの走行が停止することによってポーズ状態とな
る。このとき、２つのモータ２０、２２は回転を続けて
それぞれのサーボ動作が行われている。上記端子１５か
ら入力された上記信号ＳRQは、バスライン７を通じて割
込みアドレスベクトルの発生回路６に加えられる。この
ために、この割込みアドレスベクトル発生回路６は、割
込み要求により実行されるプログラム番地を示す信号を
ＣＰＵ５に送る。 【００２４】これとともに、端子１４から入力されるほ
ぼ一定の信号ＳF1、ＳP1がタイミング信号としてバスラ
イン７を通じてＣＰＵ５に送られる。したがって、ＣＰ
Ｕ５は、上記信号ＳRQ、ＳF1、ＳP1に基づいて、ＲＯＭ
８の８分間ポーズのプログラムに従って、所定の割込み
処理を行う。すなわち、上記ほぼ一定の信号ＳF1または
ＳP1のパルスをタイミングを信号としてカウンタにより
カウント（すなわち、計時）する。そして、ほぼ８分間
に相当するパルス数をカウントすると、所定の制御信号
ＳC1を出力ポート１０から制御回路２５に送る。制御回
路２５は、上記信号ＳC1を受けると、ストップ信号ＳST
をドラムサーボ処理回路１９に送る。このために、モー
タ２２が停止して回転ヘッドドラムが停止する。 【００２５】以上によれば、ポーズ状態においてもサー
ボ動作によりほぼ一定に回転しているモータ２０の回転
検出信号ＳF1、ＳP1の周波数および位相がほぼ一定であ
ることに着目し、この信号ＳF1またはＳP1をタイミング
信号として有効に利用しているので、タイミング信号と
してのクロックパルスを発生するクロック発生回路など
の回路をマイクロコンピュータ１に付加することなく、
ポーズモードの経過時間を測定することができる。な
お、信号ＳF1またはＳP1は高精度のものではないが、８
分間ポーズのような場合は、特に正確に８分間を測定す
る必要はないので、実質的に何ら支障はない。 【００２６】また、上述の実施例では、キャプスタンサ
ーボ回路１６側で得られる検出信号ＳF1、ＳP1をタイミ
ング信号として利用しているが、ドラムサーボ回路１８
側で得られる検出信号ＳF2、ＳP2をタイミング信号とし
て端子１４に加えるようにしてもよい。また、マイクロ
コンピュータ１が割込みデータ入力端子１４を持たない
場合または端子が足りない場合には、上記ＳF1、ＳP1ま
たはＳF2、ＳP2を入力ポート１１から入力させるように
構成すればよい。この場合には、入力ポート１１にラッ
チ回路付きのものを用いればよいが、ラッチ回路付きで
ない場合には、外部ラッチ回路を設けるか、または、割
込み要求を行った外部回路を見付けるためのポーリング
の時間間隔を短くすればよい。【００２７】 【発明の効果】本発明によれば、回転体の回転状態を検
出する検出手段から得られるこの回転体の回転状態に応
じた検出信号がほぼ一定であることを有効に利用して、
これをタイミング信号としてポーズモードの経過時間を
計時するようにしているので、上記回転体のサーボ回路
の他に、タイミング信号としてのクロックパルスを発生
するクロックパルス発生器やこのクロックパルスを計時
するカウンタなどの回路を特に設けることなく、ポーズ
モードが所定時間経過したときに、回転ヘッドドラムの
回転を自動的に停止させて、テープおよび回転ヘッドを
それぞれ効果的に保護することができる。
けるポーズモード制御装置に関し、モータのサーボ回路
を有する記録再生装置に用いて好適なものである。 【０００２】 【従来の技術】ヘリカルスキャン型ＶＴＲなどの記録再
生装置においては、周知のように、磁気ヘッドが設けら
れた回転ヘッドドラムを駆動するドラムモータの回転位
相および回転速度をそれぞれ制御するドラムサーボ回路
と、磁気テープを走行させるキャプスタンを駆動するキ
ャプスタンモータの回転速度および回転位相をそれぞれ
制御するキャプスタンサーボ回路とが設けられている。 【０００３】上記ドラムサーボ回路においては、速度サ
ーボを行うために、ドラムモータの回転速度をＦＧ（周
波数発電機）と呼ばれる回転検出器で検出して回転速度
に応じた周波数を有する検出信号を得、この検出信号を
周波数−電圧変換することにより、速度エラー信号を得
るようにしている。また、位相サーボを行うために、ド
ラムモータの回転位相をＰＧ（パルスジェネレータ）と
呼ばれる回転検出器で検出して回転位相に応じた検出信
号を得、この検出信号と基準信号とを位相比較すること
により、位相エラー信号を得るようにしている。 【０００４】また、キャプスタンサーボ回路において
も、キャプスタンの速度および位相をＦＧおよびＰＧで
それぞれ検出し、これらの検出信号からドラムサーボ回
路の場合と同様にして速度エラー信号および位相エラー
信号を得ることにより、速度サーボと位相サーボとを行
うようにしている。 【０００５】このために、ドラムサーボ回路における位
相サーボ系とキャプスタンサーボ回路における位相サー
ボ系とには、互いに周波数の異なる基準信号がそれぞれ
供給されている。そして、これらの基準信号としては、
精度の高いものが要求される 【０００６】一方、最近の記録再生装置においては、種
々の動作モードを制御するために、マイクロコンピュー
タを用いたシステムコントローラが設けられている。こ
のようなマイクロコンピュータには、演算処理などに用
いられるクロックパルスを得るための高精度なクロック
発生器が設けられている。そして、上記クロック発生器
から得られるクロップパルスを２つの分周器で分周する
ことによって、上記２つの位相サーボ系に供給される２
種類の基準信号を得るようにしている。 【０００７】このような記録再生装置に用いられる上記
マイクロコンピュータとしては、クロック発生回路、上
記２つの分周器、ＣＰＵ、メモリ、割込み処理回路など
がワンチップ上に構成されたＩＣ回路が用いられてい
る。 【０００８】 【発明が解決しようとする課題】従来の記録再生装置に
用いられるマイクロコンピュータは上述したように必要
最小限の機能のみが内蔵されているので、プログラムの
変更のみでは間に合わないような新たな機能が記録再生
装置に付加された場合は、外部回路を追加しなければな
らない。 【０００９】特に、上記２種類の基準信号などのような
外部に供給するための信号を作るための上記クロックパ
ルスを分周する分周器は、通常は２個しか設けられてい
ない。このために、時間測定を行う必要のある機能が記
録再生装置に付加されたような場合は、時間測定のため
のタイミング信号としてのクロックパルスを発生するク
ロックパルス発生器やこのクロックパルスを計時するカ
ウンタなどを別に設ける必要が生じる。なお、上記基準
信号を分岐してからこれをさらに分周することによって
上記タイミング信号を作ることも考えられるが、この場
合は、マイクロコンピュータに対しては割込みモードと
なるために、分岐のための割込み処理回路を別に設ける
必要が生じる。 【００１０】 【課題を解決するための手段】本発明は、ポーズ指令信
号が入力されることにより記録再生装置をポーズモード
にする制御回路と、回転体の回転状態を検出してこの回
転体の回転状態に応じた検出信号を出力する検出手段
と、ＣＰＵ、メモリおよびクロック発生手段をそれぞれ
有するとともに、上記検出手段から得られる検出信号が
入力される入力端子をさらに有するシステムコントロー
ラと、上記検出手段から得られる検出信号と上記クロッ
ク発生手段から得られる基準信号とに基づいて上記回転
体の回転状態をほぼ一定に制御する回転体サーボ回路と
を備え、ポーズ指令信号が上記制御回路に入力されたと
きに、上記制御回路が、ポーズモード信号を出力して記
録再生装置をポーズモードにするとともに、割込み要求
信号を上記システムコントローラに出力し、この割込み
要求信号に基づいて上記システムコントローラが上記入
力端子から得られる上記検出信号をタイミング信号とし
て上記メモリ上のプログラムに従って所定の経過時間を
計時し、このシステムコントローラが上記所定の経過時
間を計時し終わったときに所定の制御信号を上記制御回
路に出力し、この所定の制御信号に基づいて上記制御回
路が回転ヘッドドラムの回転を停止させるストップ信号
を出力するように構成したことを特徴とする記録再生装
置におけるポーズモード制御装置に係るものである。 【００１１】このように構成された記録再生装置におけ
るポーズモード制御装置によれば、回転体の回転状態を
検出する検出手段から得られるこの回転体の回転状態に
応じた検出信号をタイミング信号としてポーズモードの
経過時間を計時するようにしているので、上記回転体の
サーボ回路の他に、タイミング信号としてのクロックパ
ルスを発生するクロックパルス発生器やこのクロックパ
ルスを計数するカウンタなどの回路を特に設けることな
く、ポーズモードが所定時間経過したときに、回転ヘッ
ドドラムの回転を自動的に停止させることができる。 【００１２】 【発明の実施の形態】つぎに、本発明をＶＴＲに適用し
た一実施例を図１を参照して説明する。 【００１３】本実施例においては、ＶＴＲに８分間ポー
ズ機能が付加されており、この８分間を測定するための
タイミング信号をサーボ回路を利用して得るようにして
いる 【００１４】ＶＴＲにおいては、一般的に、ポーズ釦を
押すと、ピンチローラがキャプスタンを離れテープが停
止してポーズ状態となるが、このときに、キャプスタン
と回転ヘッドドラムとは回転していて、回転ヘッドがテ
ープ上を走査している。そこで、ポーズ状態におけるテ
ープとヘッドとの無駄な摩擦を避けてテープとヘッドと
を保護するために、ポーズ釦が押されてから８分間が経
過すると、ドラムの回転を自動的に停止させるようにす
る機能が上記８分間機能ポーズである。 【００１５】図１において、システムコントローラ用の
マイクロコンピュータ１には、クロック発生回路２、分
周器３、４、ＣＰＵ５、割込みアドレスベクトル発生回
路６、バスライン７、ＲＯＭ８、ＲＡＭ９、出力ポート
１０、入力ポート１１などが設けられるとともに、外部
出力端子１２、１３、割込みデータ入力端子１４、割込
み要求信号入力端子１５などがさらに設けられている。 【００１６】クロック発生回路２から得られるクロック
パルスは、分周器３で１／Ｎに分周されて上記端子１２
からキャプスタンサーボ回路１６のキャプスタンサーボ
回路１７に基準信号Ｓ1 として供給されるとともに、分
周器４で１／Ｍに分周されて端子１３からドラムサーボ
回路１８のドラムサーボ処理回路１９に基準信号Ｓ2 と
して供給される。 【００１７】記録時には、キャプスタンサーボ回路１６
において、キャプスタンモータ２０の回転速度および位
相を前述したＦＧおよびＰＧを含む回転検出器２１で検
出し、これらの速度検出信号ＳF1および位相検出信号Ｓ
P1をキャプスタンサーボ処理回路１７に加えるようにし
ている。この処理回路１７においては、上記信号ＳF1を
電圧に変換して速度エラー信号を得るとともに、上記信
号ＳP1と上記基準信号Ｓ1 とを位相比較することにより
位相エラー信号を得るようにしている。モータ２０は、
上記速度エラー信号および位相エラー信号に応じてその
速度および位相が制御される。また、上記信号ＳF1、Ｓ
P1はマイクロコンピュータ１の端子１４に加えられるよ
うになっている。 【００１８】また、ドラムサーボ回路１８においては、
ドラムモータ２２の回転速度および位相をＦＧおよびＰ
Ｇを含む回転検出器２３で検出し、これらの速度検出信
号ＳF2および位相検出信号ＳP2をドラムサーボ処理回路
１９に加えるようにしている。この処理回路１９におい
ては、上記信号ＳF2を電圧に変換して速度エラー信号を
得るとともに、上記信号ＳP2と上記基準信号Ｓ2 とを位
相比較することにより位相エラー信号を得るようにして
いる。モータ２２は、上記速度エラー信号および位相エ
ラー信号に応じてその速度および位相が制御される。 【００１９】一方、ポーズ釦２４は、８分間ポーズのた
めの制御を行う制御回路２５に接続されている。この制
御回路２５からは、ポーズ信号ＳPOが入力ポート１１に
送られるとともに、割込み要求信号ＳRQがマイクロコン
ピュータ１の端子１５に送られ、さらに、ストップ信号
ＳSTがドラムサーボ処理回路１９に加えられるようにな
っている。 【００２０】出力ポート１０からは、制御信号ＳC1が制
御回路２５に送られるとともに，図示を省略するがＶＴ
Ｒの他の所定の回路に制御信号を送っている。入力ポー
ト１１には、上記ポーズ信号ＳPOの他にも、ＶＴＲの所
定の回路から状態を示すデータが入力されている。ま
た、ＲＯＭ８には、８分間ポーズに必要なサブルーチン
プログラムが設けられている。 【００２１】次に、上述のように構成されたＶＴＲの動
作を説明する。 【００２２】記録時には、キャプスタンサーボ回路１６
とドラムサーボ回路１８とによりモータ２０、２２の速
度および位相がほぼ一定に制御されている。したがっ
て、回転検出器２１、２３から得られる上記信号ＳF1、
ＳP1、ＳF2、ＳP2の周波数および位相は、ほぼ一定とな
っている。 【００２３】この状態でポーズ釦２４を押すと、ポーズ
指令信号が制御回路２５に入力されるので、この制御回
路２５からポーズ信号ＳPOが入力ポート１１に送られる
とともに、割込み要求信号ＳRQが端子１５に送られる。
このために、ピンチローラがキャプスタンから離れて磁
気テープの走行が停止することによってポーズ状態とな
る。このとき、２つのモータ２０、２２は回転を続けて
それぞれのサーボ動作が行われている。上記端子１５か
ら入力された上記信号ＳRQは、バスライン７を通じて割
込みアドレスベクトルの発生回路６に加えられる。この
ために、この割込みアドレスベクトル発生回路６は、割
込み要求により実行されるプログラム番地を示す信号を
ＣＰＵ５に送る。 【００２４】これとともに、端子１４から入力されるほ
ぼ一定の信号ＳF1、ＳP1がタイミング信号としてバスラ
イン７を通じてＣＰＵ５に送られる。したがって、ＣＰ
Ｕ５は、上記信号ＳRQ、ＳF1、ＳP1に基づいて、ＲＯＭ
８の８分間ポーズのプログラムに従って、所定の割込み
処理を行う。すなわち、上記ほぼ一定の信号ＳF1または
ＳP1のパルスをタイミングを信号としてカウンタにより
カウント（すなわち、計時）する。そして、ほぼ８分間
に相当するパルス数をカウントすると、所定の制御信号
ＳC1を出力ポート１０から制御回路２５に送る。制御回
路２５は、上記信号ＳC1を受けると、ストップ信号ＳST
をドラムサーボ処理回路１９に送る。このために、モー
タ２２が停止して回転ヘッドドラムが停止する。 【００２５】以上によれば、ポーズ状態においてもサー
ボ動作によりほぼ一定に回転しているモータ２０の回転
検出信号ＳF1、ＳP1の周波数および位相がほぼ一定であ
ることに着目し、この信号ＳF1またはＳP1をタイミング
信号として有効に利用しているので、タイミング信号と
してのクロックパルスを発生するクロック発生回路など
の回路をマイクロコンピュータ１に付加することなく、
ポーズモードの経過時間を測定することができる。な
お、信号ＳF1またはＳP1は高精度のものではないが、８
分間ポーズのような場合は、特に正確に８分間を測定す
る必要はないので、実質的に何ら支障はない。 【００２６】また、上述の実施例では、キャプスタンサ
ーボ回路１６側で得られる検出信号ＳF1、ＳP1をタイミ
ング信号として利用しているが、ドラムサーボ回路１８
側で得られる検出信号ＳF2、ＳP2をタイミング信号とし
て端子１４に加えるようにしてもよい。また、マイクロ
コンピュータ１が割込みデータ入力端子１４を持たない
場合または端子が足りない場合には、上記ＳF1、ＳP1ま
たはＳF2、ＳP2を入力ポート１１から入力させるように
構成すればよい。この場合には、入力ポート１１にラッ
チ回路付きのものを用いればよいが、ラッチ回路付きで
ない場合には、外部ラッチ回路を設けるか、または、割
込み要求を行った外部回路を見付けるためのポーリング
の時間間隔を短くすればよい。【００２７】 【発明の効果】本発明によれば、回転体の回転状態を検
出する検出手段から得られるこの回転体の回転状態に応
じた検出信号がほぼ一定であることを有効に利用して、
これをタイミング信号としてポーズモードの経過時間を
計時するようにしているので、上記回転体のサーボ回路
の他に、タイミング信号としてのクロックパルスを発生
するクロックパルス発生器やこのクロックパルスを計時
するカウンタなどの回路を特に設けることなく、ポーズ
モードが所定時間経過したときに、回転ヘッドドラムの
回転を自動的に停止させて、テープおよび回転ヘッドを
それぞれ効果的に保護することができる。
【図面の簡単な説明】
【図１】本発明をＶＴＲに適用した一実施例を示すブロ
ック図である。 【符号の説明】 １ マイクロコンピュータ（システムコント
ローラ） ２ クロック発生回路 ５ ＣＰＵ ８ ＲＯＭ ９ ＲＡＭ １４ 割込みデータ入力端子 １６ キャプスタンサーボ回路 １７ キャプスタンサーボ処理回路 １８ ドラムサーボ回路 １９ ドラムサーボ処理回路 ２０ キャプスタンモータ ２１ 回転検出器 ２２ ドラムモータ ２３ 回転検出器 ２４ ポーズ釦 ２５ ポーズ制御回路 ＳST ストップ信号 ＳPO ボーズ信号
ック図である。 【符号の説明】 １ マイクロコンピュータ（システムコント
ローラ） ２ クロック発生回路 ５ ＣＰＵ ８ ＲＯＭ ９ ＲＡＭ １４ 割込みデータ入力端子 １６ キャプスタンサーボ回路 １７ キャプスタンサーボ処理回路 １８ ドラムサーボ回路 １９ ドラムサーボ処理回路 ２０ キャプスタンモータ ２１ 回転検出器 ２２ ドラムモータ ２３ 回転検出器 ２４ ポーズ釦 ２５ ポーズ制御回路 ＳST ストップ信号 ＳPO ボーズ信号
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.6，ＤＢ名)
G11B 15/02 - 15/093
G11B 19/00 - 19/18
Claims (1)
- (57)【特許請求の範囲】 １．ポーズ指令信号が入力されることにより記録再生装
置をポーズモードにする制御回路と、 回転体の回転状態を検出してこの回転体の回転状態に応
じた検出信号を出力する検出手段と、 ＣＰＵ、メモリおよびクロック発生手段をそれぞれ有す
るとともに、上記検出手段から得られる検出信号が入力
される入力端子をさらに有するシステムコントローラ
と、 上記検出手段から得られる検出信号と上記クロック発生
手段から得られる基準信号とに基づいて上記回転体の回
転状態をほぼ一定に制御する回転体サーボ回路とを備
え、ポーズ指令信号が上記制御回路に入力されたときに、上
記制御回路が、ポーズモード信号を出力して記録再生装
置をポーズモードにするとともに、割込み要求信号を上
記システムコントローラに出力し、 この割込み要求信号に基づいて 上記システムコントロー
ラが上記入力端子から得られる上記検出信号をタイミン
グ信号として上記メモリ上のプログラムに従って所定の
経過時間を計時し、 このシステムコントローラが上記所定の経過時間を計時
し終わったときに所定の制御信号を上記制御回路に出力
し、 この所定の制御信号に基づいて上記制御回路が回転ヘッ
ドドラムの回転を停止させるストップ信号を出力する よ
うに構成したことを特徴とする記録再生装置におけるポ
ーズモード制御装置。２．上記回転体が回転ヘッドドラム駆動モータとキャプ
スタン駆動モータとのうちのいずれか一方である請求項
１記載のポーズモード制御装置。 ３． 上記検出信号が回転速度検出信号と回転位相検出信
号とのうちのいずれか一方である請求項１または２記載
のポーズモード制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9345849A JP2940533B2 (ja) | 1997-12-01 | 1997-12-01 | 記録再生装置におけるポーズモード制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9345849A JP2940533B2 (ja) | 1997-12-01 | 1997-12-01 | 記録再生装置におけるポーズモード制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61165388A Division JP2848596B2 (ja) | 1986-07-14 | 1986-07-14 | 計時装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10172196A JPH10172196A (ja) | 1998-06-26 |
| JP2940533B2 true JP2940533B2 (ja) | 1999-08-25 |
Family
ID=18379412
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9345849A Expired - Lifetime JP2940533B2 (ja) | 1997-12-01 | 1997-12-01 | 記録再生装置におけるポーズモード制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2940533B2 (ja) |
-
1997
- 1997-12-01 JP JP9345849A patent/JP2940533B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10172196A (ja) | 1998-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5543697A (en) | Circuit and method for controlling the speed of a motor | |
| JP2940533B2 (ja) | 記録再生装置におけるポーズモード制御装置 | |
| KR900002511B1 (ko) | 속도 검출 방식 | |
| JP2848596B2 (ja) | 計時装置 | |
| US5057784A (en) | Automatic reading apparatus for capstan reproducing speed mode | |
| JPS6013488A (ja) | デジタル位相サ−ボ回路 | |
| JP2948830B2 (ja) | スピンドルモータの制御方法 | |
| JP3364954B2 (ja) | 駆動制御装置 | |
| KR0185917B1 (ko) | 캡스턴 서보모터의 저속제어장치 | |
| JPS61144746A (ja) | 磁気記録再生装置 | |
| JPH0459695B2 (ja) | ||
| JP2772855B2 (ja) | ビデオ機器の位相パルス分離回路 | |
| JP3539088B2 (ja) | Ｆｇ出力検出回路 | |
| JP3251007B2 (ja) | デイスクドライブ装置 | |
| JP3499845B2 (ja) | モータ制御装置 | |
| JP3050876B2 (ja) | モータの回転位相制御装置 | |
| WO2001054264A1 (fr) | Procede de production du chlore | |
| JPH0553026B2 (ja) | ||
| JP2987833B2 (ja) | 回転ドラムのスイッチングパルス発生装置 | |
| KR100337840B1 (ko) | 디스크구동장치에서스핀들모터의구동상태감지회로 | |
| JP2846101B2 (ja) | 記録再生装置用マイクロプロセッサ制御装置 | |
| JPS5827429Y2 (ja) | 制御信号発生回路 | |
| JPS58159256A (ja) | テ−プレコ−ダのヘツドベ−ス制御装置 | |
| JPS58120168A (ja) | 速度検出方法 | |
| JPS61177182A (ja) | モ−タ制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |