JP3539088B2 - Fg出力検出回路 - Google Patents

Fg出力検出回路

Info

Publication number
JP3539088B2
JP3539088B2 JP25949796A JP25949796A JP3539088B2 JP 3539088 B2 JP3539088 B2 JP 3539088B2 JP 25949796 A JP25949796 A JP 25949796A JP 25949796 A JP25949796 A JP 25949796A JP 3539088 B2 JP3539088 B2 JP 3539088B2
Authority
JP
Japan
Prior art keywords
voltage level
detection circuit
output detection
pulse width
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25949796A
Other languages
English (en)
Other versions
JPH10106071A (ja
Inventor
久視 玉井
有一 矢澤
靖宏 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25949796A priority Critical patent/JP3539088B2/ja
Publication of JPH10106071A publication Critical patent/JPH10106071A/ja
Application granted granted Critical
Publication of JP3539088B2 publication Critical patent/JP3539088B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Electric Motors In General (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばVTR装置
のキャプスタンサーボ処理に使用して好適なFG出力検
出回路に関するものである。
【0002】
【従来の技術】例えばVTR装置のキャプスタンサーボ
を行う場合においては、キャプスタンモータにFG(周
波数発電機)を設けて、このキャプスタンFGの出力信
号を判別してサーボ処理が行われる。
【0003】このようなサーボ処理において、FG出力
は例えば図5のAに示すように正弦波に近似した波形で
取り出され、この波形が任意の電圧レベルaと比較され
て図5のBに示すようなパルス信号に波形整形される。
そしてこのパルス信号の例えば立ち上がりエッジが図5
のCに示すように検出されて、この立ち上がりエッジの
検出信号を用いてサーボ処理が行われている。
【0004】ところでこのようなVTR装置において、
テープの移送速度を1/2にして記録時間を2倍に延ば
すことが行われている。その場合に上述のキャプスタン
サーボでは、キャプスタンの回転速度を1/2にしてサ
ーボ処理を行う必要がある。ところがキャプスタンの回
転速度を1/2にした場合には、上述の立ち上がりエッ
ジの検出信号の間隔が2倍になり、サーボの安定性など
に問題が生じる。
【0005】そこでキャプスタンの回転速度を1/2に
したときには、例えば上述の図5のBに示すようなパル
ス信号に対して、立ち上がり及び立ち下がりの両方のエ
ッジを検出するようにし(図5のD参照)、この両エッ
ジの検出信号を用いてサーボ処理を行うことが提案され
た。これによれば、検出信号の間隔が等しくなり、共通
の回路で安定なサーボ処理を行うことができる。
【0006】すなわち、例えばキャプスタンの回転速度
が標準のときは例えばパルス信号の立ち上がりエッジの
みを検出し、キャプスタンの回転速度が1/2のときは
パルス信号の立ち上がり及び立ち下がりの両方のエッジ
を検出する。これによってキャプスタンの回転速度が標
準及び1/2のいずれにおいても検出信号の間隔が等し
くなり、共通の回路で安定なサーボ処理を行うことがで
きるものである。
【0007】しかしながらこのようなパルス信号の一方
のエッジと両方のエッジを切り換えて使用するために
は、パルス信号のデューティ比が50%になっている必
要がある。一方、上述の図5のAに示すような正弦波に
近似した波形から、図5のBに示すようなパルス信号へ
の波形整形に当たっては、比較される電圧レベルaに応
じて波形整形されたパルス信号のデューティ比が変化さ
れるものである。
【0008】そこで、例えば従来のVTR装置の製造工
程においては、上述の電圧レベルaを任意に制御する制
御手段を設ける。そして例えば波形整形されたパルス信
号の波形を人間がオシロスコープ等で観察して、人手に
よってデューティ比が50%になるように制御手段を調
整することが行われていた。しかしながらこのような調
整には時間が掛かり、また人為的な誤差も発生し易いも
のであった。
【0009】
【発明が解決しようとする課題】この出願はこのような
点に鑑みて成されたものであって、解決しようとする問
題点は、従来の装置では、制御手段を調整する際に時間
が掛かり、また人為的な誤差も発生し易いものであった
というものである。またこれによって、従来は作業者に
よって調整にばらつきが生じ、サーボ処理の安定性が不
充分であるなど、信頼性に欠ける問題が生じていた。
【0010】
【課題を解決するための手段】このため本発明において
は、設定された電圧レベルを用いてFG出力を波形整形
し、この波形整形されたパルス信号のパルス幅を基準時
間と比較し、この比較結果を電圧レベルの設定手段にフ
ィードバックして制御を行うようにしたものであって、
これによれば、全自動で制御を行うことができると共
に、人為的な誤差等が発生する恐れも無くすことができ
る。
【0011】
【発明の実施の形態】すなわち本発明は、任意の電圧レ
ベルを設定する設定手段と、任意の電圧レベルが出力さ
れ標準の回転速度でのキャプスタンサーボ処理を行う処
理手段と、設定された電圧レベルを用いてFG出力を波
形整形する波形整形手段とを有するFG出力検出回路に
おいて、波形整形されたパルス信号の任意の1波のパル
ス幅をキャプスタンサーボ処理手段で設定されている標
準の回転速度での1波のパルス幅の基準時間と比較する
比較手段を設け、この比較結果を電圧レベルの設定手段
にフィードバックして電圧レベルを制御してなるもので
ある。
【0012】以下、図面を参照して本発明を説明する
に、図1は本発明によるFG出力検出回路を適用したV
TR装置の一例の要部の構成を示すブロック図である。
すなわちこの図1において、磁気テープ1はキャプスタ
ン2によって移送され、このキャプスタン2がキャプス
タンモータ3によって駆動されている。そしてこのキャ
プスタンモータ3にFG(周波数発電機)4が設けられ
る。
【0013】さらにこのFG4の正負の出力がアンプ5
に供給され、このアンプ5の出力が比較器6に供給され
る。この比較器6でFG4からの出力信号の波形整形が
行われ、波形整形されたパルス信号がサーボ処理用のマ
イクロコンピュータ7に供給される。そしてこのマイク
ロコンピュータ7で形成された駆動信号が、駆動回路8
を通じてキャプスタンモータ3に供給される。
【0014】またマイクロコンピュータ7では任意の電
圧レベルaが形成され、この電圧レベルaがローパスフ
ィルタ9を通じて比較器6に供給される。これによって
この比較器6で、上述のFG4からの出力信号の波形整
形が行われると共に、マイクロコンピュータ7で電圧レ
ベルaを任意に制御することによって、波形整形された
パルス信号のデューティ比が調整される。
【0015】そしてこの回路において、上述のパルス信
号のデューティ比の調整は、例えばVTR装置の製造工
程において以下のようにして行われる。すなわち図2
は、例えば上述のマイクロコンピュータ7で実施される
動作の一例を示すフローチャート図である。
【0016】この図2において、動作がスタートされる
と、まずステップ〔1〕で任意の電圧レベルaが出力さ
れ、次にステップ〔2〕で標準の回転速度でのキャプス
タンサーボ処理が行われる。さらにステップ〔3〕で任
意の1波のパルス幅が測定される。そしてステップ
〔4〕で測定されたパルス幅が、予めサーボ処理で設定
されている標準の回転速度での1波のパルス幅の標準時
間と比較される。
【0017】さらにステップ〔5〕で測定されたパルス
幅が標準時間+10%より大きいとき(YES)は、ス
テップ〔6〕で電圧レベルaが少し上げられてステップ
〔3〕に戻される。またステップ〔7〕で測定されたパ
ルス幅が標準時間−10%より小さいとき(YES)
は、ステップ〔8〕で電圧レベルaが少し下げられてス
テップ〔3〕に戻される。これによって電圧レベルaの
制御が行われる。
【0018】すなわち例えば図3のAに示すようなFG
出力に対して電圧レベルaを用いて波形整形を行った場
合に、波形整形されたパルス信号は図3のBに示すよう
になる。ここでパルス信号のパルス幅bは、電圧レベル
aを上げると小さくなり、電圧レベルaを下げると大き
くなる。従って上述のステップ〔5〕〜〔8〕の制御に
より、パルス幅bを例えば標準時間±10%以内に制御
することができる。
【0019】これによって、任意の1波のパルス幅が標
準時間±10%以内に制御される。この状態で、さらに
ステップ〔9〕で少なくともFG4の一回転に渡って各
波のパルス幅が順次基準時間と比較される。そしてステ
ップ〔10〕で上述の標準時間±10%以内の許容値を
外れるパルス信号の有無が判別される。すなわち例えば
FG4の一回転で形成される全ての波について許容値と
の判定が行われる。
【0020】そして上述のステップ〔10〕で許容値を
外れるパルス信号が無いときは、ステップ〔11〕でそ
の時の電圧レベルaに相当する値が不揮発記憶手段とし
ての例えばEEPROM10に記憶され、ステップ〔1
2〕で「調整完了」の表示が行われて動作は終了され
る。従って以後のサーボ処理は、このEEPROM10
に記憶された値を読み出して電圧レベルaを決定して行
われる。
【0021】さらに上述のステップ〔10〕で許容値を
外れるパルス信号が有るときは、ステップ〔13〕で上
述の動作の回数が所定の回数に達したか否かが判断され
る。そしてこのステップ〔13〕で動作の回数が所定の
回数に達していないとき(NO)は、ステップ〔14〕
でFG4の回転位相を少しずらせるようにし、上述の測
定される任意の1波が変えられるようにしてステップ
〔3〕に戻される。
【0022】すなわち例えば図4のAに示すようなパル
ス信号列が有った場合に、例えばパルスのパルス幅を
標準時間の例えば100μsecに制御して、他のパル
ス〜のパルス幅を測定すると、各パルス幅は例えば
図4のBに示すようになる。従ってこの場合に、例えば
パルスのパルス幅が111μsecとなって、標準時
間±10%の許容値を外れていることになる。
【0023】これに対して、例えばパルスのパルス幅
を上述の例えば100μsecに制御して、他のパルス
、〜のパルス幅を測定すると、各パルス幅は例え
ば図4のCに示すようになる。この場合に、パルスの
パルス幅は94μsecであり、また他のパルス〜
のパルス幅も全て例えば標準時間±10%の許容値の中
に入ることになる。
【0024】このようにして最初に制御されるパルス信
号を変えることによって、全てのパルス幅が例えば標準
時間±10%の許容値の中に入るようにすることができ
る。すなわち上述のステップ〔14〕でFG4の回転位
相を少しずらせ、上述の測定される任意の1波を変える
ことによって最初に制御されるパルス信号を変えて、全
てのパルス幅が許容値の中に入るようにすることができ
る。
【0025】従ってこの場合には、上述のステップ〔1
4〕からステップ〔3〕に戻された後の動作で、ステッ
プ〔10〕で許容値を外れるパルス信号が無いと判断さ
れることになる。そしてステップ〔11〕でその時の電
圧レベルaに相当する値が例えばEEPROM10に記
憶され、ステップ〔12〕で調整完了の表示が行われて
動作が終了される。
【0026】さらにこの最初に制御されるパルス信号を
変更しても許容値を外れるパルス信号が有るときは、さ
らに上述の動作が繰り返される。そして上述のステップ
〔13〕で動作の回数が所定の回数、例えば8回目にな
ったことが判断されると(YES)、ステップ〔15〕
で「調整不能」の表示が行われて動作は終了される。従
ってこの場合には、制御対象のFG4は使用不能として
排除される。
【0027】従ってこの回路において、設定された電圧
レベルを用いてFG出力を波形整形し、この波形整形さ
れたパルス信号のパルス幅を基準時間と比較し、この比
較結果を電圧レベルの設定手段にフィードバックして制
御を行うようにしたことによって、全自動で制御を行う
ことができると共に、人為的な誤差等が発生する恐れも
無くすことができる。
【0028】これによって、従来は作業者によって調整
にばらつきが生じ、サーボ処理の安定性が不充分である
など、信頼性に欠ける問題点があったものを、本発明に
よれば完全自動調整とすることによって調整誤差等のば
らつきが解消され、サーボ処理の安定性が向上し、信頼
性の高い製品を製造することができると共に、調整に要
する時間も短縮することができる。
【0029】さらに上述の回路においては、調整動作を
FGの回転位相を変えて繰り返すことで、全てパルス信
号が許容値内に入るように調整動作が行われると共に、
この調整動作が所定回数繰り返された後は、調整不能と
して例えば着磁ムラの大きいFGの排除を正確に行うこ
とができるものである。
【0030】なお、上述の調整動作は製造工程でのみ行
われるものであって、通常のキャプスタンサーボ処理の
制御はEEPROM10に記憶された値を読み出して行
われるものである。また、上述の回路はキャプスタンサ
ーボ処理だけでなく、例えば回転ヘッドドラムのサーボ
処理や、他のモータの回転制御にも応用できるものであ
る。
【0031】こうして上述のFG出力検出回路によれ
ば、任意の電圧レベルを設定する設定手段と、任意の電
圧レベルが出力され標準の回転速度でのキャプスタンサ
ーボ処理を行う処理手段と、設定された電圧レベルを用
いてFG出力を波形整形する波形整形手段とを有するF
G出力検出回路において、波形整形されたパルス信号の
任意の1波のパルス幅をキャプスタンサーボ処理手段で
設定されている標準の回転速度での1波のパルス幅の
準時間と比較する比較手段を設け、この比較結果を電圧
レベルの設定手段にフィードバックして電圧レベルを制
御することにより、全自動で制御を行うことができると
共に、人為的な誤差等が発生する恐れも無くすことがで
きるものである。
【0032】
【発明の効果】この発明によれば、設定された電圧レベ
ルを用いてFG出力を波形整形し、この波形整形された
パルス信号のパルス幅を基準時間と比較し、この比較結
果を電圧レベルの設定手段にフィードバックして制御を
行うようにしたことによって、全自動で制御を行うこと
ができると共に、人為的な誤差等が発生する恐れも無く
すことができるようになった。
【0033】これによって、従来は作業者によって調整
にばらつきが生じ、サーボ処理の安定性が不充分である
など、信頼性に欠ける問題点があったものを、本発明に
よれば完全自動調整とすることによって調整誤差等のば
らつきが解消され、サーボ処理の安定性が向上し、信頼
性の高い製品を製造することができると共に、調整に要
する時間も短縮することができる。
【0034】さらにこの発明においては、調整動作をF
Gの回転位相を変えて繰り返すことで、全てパルス信号
が許容値内に入るように調整動作が行われると共に、こ
の調整動作が所定回数繰り返された後は、調整不能とし
て例えば着磁ムラの大きいFGの排除を正確に行うこと
ができるものである。
【図面の簡単な説明】
【図1】本発明の適用されるFG出力検出回路の一例の
構成図である。
【図2】その動作の説明のためのフローチャート図であ
る。
【図3】その説明のための図である。
【図4】その説明のための図である。
【図5】キャプスタンサーボの説明のための図である。
【符号の説明】
1 磁気テープ、2 キャプスタン、3 キャプスタン
モータ、4 FG(周波数発電機)、5 アンプ、6
比較器、7 サーボ処理用のマイクロコンピュータ、8
駆動回路、9 ローパスフィルタ、10 不揮発記憶
手段としてのEEPROM
フロントページの続き (56)参考文献 特開 平7−99790(JP,A) 実公 平2−46113(JP,Y2) (58)調査した分野(Int.Cl.7,DB名) G11B 15/46 H02P 5/00 H04N 5/7826

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 任意の電圧レベルを設定する設定手段
    と、前記任意の電圧レベルが出力され標準の回転速度でのキ
    ャプスタンサーボ処理を行う処理手段と、 上記設定された電圧レベルを用いてFG出力を波形整形
    する波形整形手段とを有するFG出力検出回路におい
    て、 上記波形整形されたパルス信号の任意の1波のパルス幅
    上記キャプスタンサーボ処理手段で設定されている標
    準の回転速度での1波のパルス幅の基準時間と比較する
    比較手段を設け、 この比較結果を上記電圧レベルの設定手段にフィードバ
    ックして上記電圧レベルを制御することを特徴とするF
    G出力検出回路。
  2. 【請求項2】 請求項1記載のFG出力検出回路におい
    て、 上記制御された電圧レベルに相当する値を記憶する記憶
    手段を有し、 この記憶された値を用いて上記設定手段の電圧レベルを
    設定することを特徴とするFG出力検出回路。
  3. 【請求項3】 請求項1記載のFG出力検出回路におい
    て、 上記制御された電圧レベルを用いて上記波形整形された
    パルス信号のパルス幅を少なくとも上記FGの一回転に
    渡って順次上記基準時間と比較し、 許容値を外れる上記パルス幅が検出されたときに当該上
    記FGを排除することを特徴とするFG出力検出回路。
  4. 【請求項4】 請求項1記載のFG出力検出回路におい
    て、 上記制御された電圧レベルを用いて上記波形整形された
    パルス信号のパルス幅を少なくとも上記FGの一回転に
    渡って順次上記基準時間と比較し、 許容値を外れるパルス幅が検出されたときに上記FGの
    位相を変えて上記制御を再度行うことを特徴とするFG
    出力検出回路。
  5. 【請求項5】 請求項1記載のFG出力検出回路におい
    て、 上記制御によって上記波形整形されたパルス信号のデュ
    ーティ比が50%とされることを特徴とするFG出力検
    出回路。
JP25949796A 1996-09-30 1996-09-30 Fg出力検出回路 Expired - Fee Related JP3539088B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25949796A JP3539088B2 (ja) 1996-09-30 1996-09-30 Fg出力検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25949796A JP3539088B2 (ja) 1996-09-30 1996-09-30 Fg出力検出回路

Publications (2)

Publication Number Publication Date
JPH10106071A JPH10106071A (ja) 1998-04-24
JP3539088B2 true JP3539088B2 (ja) 2004-06-14

Family

ID=17334923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25949796A Expired - Fee Related JP3539088B2 (ja) 1996-09-30 1996-09-30 Fg出力検出回路

Country Status (1)

Country Link
JP (1) JP3539088B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5314331B2 (ja) * 2008-06-18 2013-10-16 アスモ株式会社 モータ制御装置

Also Published As

Publication number Publication date
JPH10106071A (ja) 1998-04-24

Similar Documents

Publication Publication Date Title
US4620300A (en) Digital signal detecting and compensating circuit with adjustable window signal
US4210943A (en) Automatic tracking servo control system
JPS6056394B2 (ja) モ−タの制御装置
JPS6247854A (ja) 磁気再生装置の自動トラッキング装置
JP3539088B2 (ja) Fg出力検出回路
EP0720164A2 (en) Controlling apparatus and method of controlling tracking for tape-shaped recording medium
EP0810597A2 (en) Method for controlling reel driven tape recorder
DE69029570T2 (de) Magnetbandgerät mit rotierendem Magnetkopf
US5662287A (en) Method for automatically adjusting tape travelling speed in a recorder
JP2937940B2 (ja) 磁気記録再生装置の頭出し信号検出回路
JPH0668861B2 (ja) 再生装置
JP2940533B2 (ja) 記録再生装置におけるポーズモード制御装置
JP3462028B2 (ja) 磁気テープ装置の制御方法
JP2772855B2 (ja) ビデオ機器の位相パルス分離回路
US6301069B1 (en) Servo control apparatus utilizing clock signal and control data
JP4130710B2 (ja) 磁気テープ装置およびその制御方法
JP3017090B2 (ja) Vcrのヘッドスイッチング信号発生方法及びその装置
JP2550676B2 (ja) Vtr
JPH05166259A (ja) 磁気記録再生装置
JP2788371B2 (ja) 位相補正回路
JP2827508B2 (ja) モータ制御装置
JPH0553026B2 (ja)
JP3067898B2 (ja) サーボ回路
JP2607608B2 (ja) テープ速度制御装置
JPH0963148A (ja) 情報記録方法及び情報記録装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040315

LAPS Cancellation because of no payment of annual fees