JPS63165907A

JPS63165907A - デジタル・サ−ボ数値制御装置

Info

Publication number: JPS63165907A
Application number: JP30923186A
Authority: JP
Inventors: Junichi Mito; 三戸　純一
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-12-27
Filing date: 1986-12-27
Publication date: 1988-07-09

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明はデジタル・シグナル・プロセッサ（以下、ＤＳ
Ｐという）を使用したデジタル中サーボ数値制御装置に
関する。

［従来の技術］第３図はＤＳＰを使用してサーボモータのデジタル制御
を行なう従来のデジタル・サーボ数値制御装置のブロッ
ク図である。第３図において、（１）はデジタルφサー
ボ数値制御装置本体の中央処理装置（以下、メインＣＰ
Ｕという）（２）は読出専用メモリ（以下、ＲＯＭとい
う）　、（３）は読出書込メモリ（以下、ＲＡＭという
）　、（４）は工作機械（図示せず）の入出力接点との
インターフェイスを行なうデジタル入出力制御部（以下
、Ｄｉ／Ｄｏ制御部という）　、（５）はＣＲＴディス
プレイと操作スイッチから構成され、オペレータ操作部
とのインターフェイスを行なうオペレータ・ボード・イ
ンターフェイス、（８）はマイクロ・フロッピー・ディ
スク又はカセット・テープ等で構成された二次メモリ、
（７）は二次メモリ（６）のインターフェイス、（８）
はモータのデジタル制御を行なうＤＳＰ、（２１）はメ
インＣＰ　Ｕ　（１）側とＤＳＰ（８）側とのインター
フェイス、（１１）はメインＣＰＵ（１）及びＤ　Ｓ　
Ｐ　（８）がアクセス可能なデュアル・ボートＲＡＭ、
（２０）はデュアル・ボートＲＡＭ制御部、（１２）は
デュアル・ボートＲＡ　Ｍ　（１１）の調停回路、（９
）はＲＯＭ、（ｔｏ）はＲＡＭ、（１Ｂ）はモータの位
置を検出するためのフィードバック・カウンタ、（１４
）はパワートランジスタ（１Ｂ）のオン・オフのタイミ
ングを制御するＰＷＭジェネレータ、（１５）はパワー
トランジスタを駆動するベースアンプ、（１７）は被制
御対象（図示せず）を駆動するモータ、（１８）はモー
タ（１７）に流れる電流を監視するためのアナログ−デ
ジタル・コンバータ、（１９）はインターフェイスであ
る。

次に、従来のデジタル・サーボ数値制御装置の動作につ
いて説明する。メインＣＰ　Ｕ　（１）はデュアル・ボ
ートＲＡ　Ｍ　（１１）を介してＤ　Ｓ　Ｐ　（８）に
対し、モータ（１７）の位置指令及びサーボ定数等を与
える。Ｄ　Ｓ　Ｐ　（８）はメインＣＰ　ＩＪ　（１）
の指令に従ってモータ（１７）を駆動制御するとともに
、モータ（１７）の位置及び速度等のフィードバック・
データをデュアル・ボートＲＡ　Ｍ　（１１）を介して
メインＣＰ　Ｕ　（１）に帰還する。メインＣＰ　Ｕ　
（１）はフィードバック・データに基づき、次の指令を
送る。以上の動作を繰り返すことによりモータ（１７）
の制御を行なう。

［発明が解決しようとする問題点］上記構成の従来のデジタル・サーボ数値制御装置はデュ
アル・ポー）　ＲＡ　Ｍ　（１１）及び調停回路（１２
）にかなり大炎りなハードウェアが必要であるので、高
価格になってしまうという問題があった。

又、デュアル・ボートＲＡ　Ｍ　（１１）及び調停回路
（１２）がプリント基板上でかなりの実装スペースを占
め、ＮＣ装置をコンパクト化できないという問題があっ
た。

さらに、調停回路（１２）は外付けのため、データ受は
渡しのためのハンドシェイクにかなりの時間がかかると
いう問題があった。

本発明は上記問題点を解決するためになされたもので、
高速動作可能で、低価格、コンパクトなデジタル・サー
ボ数値制御装置を提供することを目的とする。

［問題点を解決するための手段］そこで、本発明では被制御対象が移動すべき位置の位置
指令を出力する中央処理装置と、デュアル・ボートやメ
モリを有するデュアルφポート彎メモリ内蔵デジタル・
シグナル・プロセッサとから被制御対象をデジタル制御
するデジタル・サーボ数値制御装置を構成する。

［作　用コ上記構成のデジタル・サーボ数値制御装置は、中央処理
装置からデュアル・ポート・メモリを介して位置指令を
転送し、この位置指令に基づいて被制御対象を駆動制御
し、被制御対象のフィードパ・ツクΦデータをデュアル
拳ポート・メモリを介して中央処理装置に転送し、被制
御対象のデジタル・サーボ制御を行なう。

［実施例コ以下、本発明の一実施例を添附図面を参照して詳細に説
明する。

第１図は本発明に係るデジタル争サーボ数値制御装置の
ブロック図である。第１図において、（１）はデジタル
・サーボ数値制御装置本体のメインＣＰＵ、（２）はＲ
ＯＭ、（３）はＲＡＭ、（４）はＤＩ／Ｄｏ制御部、（
５）はオペレータ会ボード・インターフェイス、（６）
は二次メモリ、（７）は二次メモリ（６）のインターフ
ェイス、（８０）はデユアルーボートＲＡＭ内蔵ＤＳＰ
、（８）はＤＳＰ、（１１）はデュアル番ポートＲＡＭ
内蔵Ｄ　Ｓ　Ｐ　（８０）に内蔵されたデュアル・ボー
トＲＡＭ、（１２）はデュアル・ボートＲＡＭ内蔵ＤＳ
Ｐの調停回路、（２０）はデュアル・ボートＲＡＭ内蔵
ＤＳＰ制御部、（２１）はインターフェイス、＜９）　
ハＲＯＭ、　（ｉｏ）ハＲＡ　Ｍ。

（１３）はフィードバックカウンタ、（１４）はＰＷＭ
ジェネレータ、（１５）はベースアンプ、（１６）はパ
ワートランジスタ、（１７）はモータ、（１８）はモー
タ（１７）に流れる電流を監視するためのアナログ・デ
ジタル・コンバータ、（１９）はインターフェイスであ
る。

次に、第２図は第１図に示したデュアル赤ボートＲＡＭ
内蔵Ｄ　Ｓ　Ｐ　（８０）のブロック図である。このデ
ュアル・ポートＲＡＭ内蔵Ｄ　Ｓ　Ｐ　（８０）につい
ては、例えば「日経エレクトロニクス４１９８８年８月
２５日、ｔａ３頁〜２２０頁（「１０旧ｐｓ級の製品が
相次ぐ１チツプＤＳＰ　Ｊ、「３２ビット浮動小数点の
積和演算を１５０ｎｓで実行するデジタル信号処理ＬＳ
Ｉ　Ｊ　’）に記載されている。デュアル会ポートＲＡ
Ｍ内蔵Ｄ　Ｓ　Ｐ　（８０）は基本的には内部のマイク
ロ・コードＲＯＭで動作する１チツプＣＰＵと同様であ
るが、高速動作する乗算器、ＡＬＵを含んでおり、マシ
ンサイクルタイムが約１００μｓｅｃと速いものである
。

次に、本発明に係るデジタル・サーボ数値制御装置の動
作について説明する。基本的な動作は従来のデジタル・
サーボ数値制御装置と同じであり、まずメインＣＰ　Ｕ
　（１）がＤ　Ｓ　Ｐ　（８）に対して、デュアル・ボ
ートＲＡ　Ｍ　（１１）を介してモータ（１７）の位置
指令及びサーボ定数等を与える。Ｄ　Ｓ　Ｐ　（８）は
メインＣＰ　Ｕ　（１）の指令に従ってモータ（１７）
を駆動制御し、サーボアンプからのモータ（１７）の位
置及び速度等のフィードバック・データをデュアル・ポ
ー）　ＲＡ　Ｍ　（１１）を介してメインＣＰ　Ｕ　（
１）に帰還する。

サーボアンプ側のＣＰＵはメインＣＰ　Ｕ　（１）側か
らの指令に基づいて、ＰＷＭジェネレータ（１４）がパ
ワートランジスタ（ｌＢ）をオン・オフ制御する信号を
出力し、ベースアンプ（１５）を介してパワートランジ
スタ（１Ｂ）を駆動する。又、アナログ・デジタル・コ
ンバータ（１８）がモータ（１７）に流れる電流を監視
し、モータ（１７）の負荷が大きい場合、モータ（１７
）に流れる電流を制限する。

又、モータ（１７）の位置はモータ（１７）の回転軸に
取り付けられたエンコーダ等の検出器により検出し、モ
ータ（１７）がメインＣＰ　Ｕ　（１）の指令通りに動
くように監視する。

従来、デジタル・サーボ数値制御装置のプログラムは分
散して複数のＲＯＭ等に格納されていたので、プログラ
ムを変更する必要が生じた場合、各ＲＯＭを交換しなけ
ればならず、時間及び手間がかかっていた。しかし、本
実施例において単にデータの受は渡し手段として用いて
いるデュアル・ボートＲＡ　Ｍ　（１１）は、メインＣ
Ｐ　Ｕ　（１）側からデュアル・ポートＲＡＭ内蔵Ｄ　
Ｓ　Ｐ　（８）側にプログラムをダウンφロードするの
に用いることができ、モータ制御プログラム等の変更に
対処し易くなる。例えば、２次メモリに全てのプログラ
ムを格納できれば、プログラムを変更する場合、フロッ
ピー・ディスク等の２次メモリでプログラムを変更でき
ることになるのである。

又、デュアル・ポートＲＡ　Ｍ　（１１）にダウン・ロ
ードしたプログラムをＲＡ　Ｍ　（１０）に転送して実
行することにより、デ、ユアル・ポートＲＡＭ内蔵Ｄｓ
　ｐ　（ｇｏ）の処理速度が速くなるという効果を奏す
る。これは、相対的にＲＡ　Ｍ　（１０）よりもＲＯＭ
（９）の方がアクセス・タイムがかかるので、プログラ
ムが格納されていると、デュアル・ポートＲＡＭ内蔵Ｄ
　Ｓ　Ｐ　（８０）本来の処理速度で処理ができないた
めである。

なお、プログラムのダウン・ロードは、デジタル・サー
ボ数値制御装置本体の電源投入時に、サーボアンプをホ
ールド状態にしておき、デジタル・サーボ数値制御装置
本体からプログラムをサーボアンプにローディングする
ためのコマンドをサーボアンプに送り、サーボアンプ側
では受取り準備完了のステータスをデジタル・サーボ数
値制御装置本体に送り返した後、プログラムを転送する
ことによって行なう。

［発明の効果コ以上説明したように本発明によれば、中央処理装置から
の位置指令の転送及び被制御対象のフィトバック・デー
タの転送をデュアル・ポートＲＡＭ内蔵ＤＳＰを用いて
行なうことにより、デュアル・ポート制御ロジック及び
メモリを大幅に省略できる、高速動作する安値でコンパ
クトなデジタル・サーボ数値制御装置が得られる。

【図面の簡単な説明】

第１図は本発明に係るデジタル・サーボ数値制御装置の
ブロック図、第２図は第１図に示したデュアル・ポート
ＲＡＭ内蔵ＤＳＰの説明図、第３図は従来のデジタル・
サーボ数値制御装置のブロック図である。各図中、１はメインＣＰＵ　（中央処理装置）、２．９
はＲＯＭ　（続出専用メモリ）、３．１０はＲＡＭ（読
出書込メモリ）、４はＤｉ／Ｄｏ制御部（デジタル入出
力制御部）、５はオペレータ・ボード・インターフェイ
ス、６は二次メモリ、７．１９．２１はインターフェイ
ス、８はＤＳＰ　（デジタルφシグナル・プロセッサ）
、１１はデュアル書ポート・ＲＡＭ、１２はデュアル拳
ポート・ＲＡＭ調停回路、１３はフィードバック・カウ
ンタ、１４はＰＷＭジェネレータ、１５はベースアンプ
、１Ｂはパワートランジスタ、１７はモータ、１８はア
ナログ・デジタル・コンバータ、２０はデュアル・ポー
ト・ＲＡＭ制御部、８０はデュアル・ポート・ＲＡＭ内
蔵ＤＳＰである。なお、各図中同一符号は同−又は相当部分を示すもので
ある。

Claims

【特許請求の範囲】

（１）被制御対象が移動すべき位置に対応する位置指令
を出力する中央処理装置と、デュアル・ポート・メモリ
を有するデュアル・ポート・メモリ内蔵デジタル・シグ
ナル・プロセッサとを備え、前記デュアル・ポート・メ
モリを介して前記位置指令を転送し、該位置指令に基づ
いて被制御対象を駆動制御し、該被制御対象のフィード
バック・データを該デュアル・ポート・メモリを介して
前記中央処理装置に転送することを特徴とするデジタル
・サーボ数値制御装置。
（２）デュアル・ポート・メモリ内蔵デジタル・シグナ
ル・プロセッサは、デュアル・ポート・メモリ調停回路
を有している特許請求の範囲第１項記載の数値制御装置
。
（３）フィードバック・データは、位置データ及び速度
データである特許請求の範囲第１項記載の数値制御装置
。