JPH0292572A - シリアルインターフェースにおけるプリンタ切換装置の切換方式 - Google Patents

シリアルインターフェースにおけるプリンタ切換装置の切換方式

Info

Publication number
JPH0292572A
JPH0292572A JP63242475A JP24247588A JPH0292572A JP H0292572 A JPH0292572 A JP H0292572A JP 63242475 A JP63242475 A JP 63242475A JP 24247588 A JP24247588 A JP 24247588A JP H0292572 A JPH0292572 A JP H0292572A
Authority
JP
Japan
Prior art keywords
printer
change
serial
data
computers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63242475A
Other languages
English (en)
Other versions
JPH0811463B2 (ja
Inventor
Satoru Kitazawa
哲 北澤
Hiroshi Iinuma
飯沼 宏氏
Takahiro Amano
天野 孝弘
Yojiro Nakamura
洋次郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PFU Ltd
Original Assignee
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PFU Ltd filed Critical PFU Ltd
Priority to JP63242475A priority Critical patent/JPH0811463B2/ja
Publication of JPH0292572A publication Critical patent/JPH0292572A/ja
Publication of JPH0811463B2 publication Critical patent/JPH0811463B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 計算機とプリンタ間を接続するシリアルインタフェース
におけるプリンタ切換装置の切換方式に関し、 シリアルインタフェースにした場合に、インタフェース
の切換信号を低減することが可能なプリンタ切換装置の
切換方式を提供することを目的とし、 複数の計算機と1台のプリンタ間に接続され前記複数の
計算機を切り換えるプリンタ切換装置の切換方式であっ
て、計算機とプリンタ間を接続するプリンタインタフェ
ースがシリアルインタフェースである場合に、前記プリ
ンタ切換装置において、前記複数の計算機の切換時とは
非同期に変換され転送されるシリアルデータについて前
記計算機側で2回連続した正常なデータを受信したとき
に該当するプリンタの使用を可能とするように構成する
〔産業上の利用分野〕
本発明は、計算機とプリンタ間を高速シリアルインタフ
ェースによる接続方式を採用するシステムのプリンタ切
換装置の切換方式に関する。
近年、パーソナルコンピュータ(パソコン)等の計算機
分野では小型、軽量化が進展している。
例えば、ラップトツブ型パソコンは机上据置型パソコン
と同等の機能を有し、可搬性があり、省スペースである
という特徴を有している。一方、プリンタ装置は小型の
ものもあるが、性能、生産コスト等の兼ね合いから比較
的大きなものにならざるを得ない。
この場合にパソコンとプリンタとの接続距離が技術的に
制約されると、パソコン本体が省スペース型であっても
大きなプリンタを側に配置することになりスペース的に
問題である。そこで、プリンタを離れた場所に配置する
ため接続距離を伸長する検討がなされているが、後述す
る種々の問題を生じることになる。
プリンタインタフェースは一般的にパラレルインタフェ
ースとしてセントロニクスインタフェース準拠によって
いる。しかしながら、このインタフェースはTTLの電
気的特性を利用しているため接続距離に制限がある。そ
こでプリンタインタフェースをシリアルインタフェース
化することにより距離を伸長することを提案している。
この方式によれば接続距離は従来の約3mから数100
mとかなり伸長することが可能となる。
さらにこのシリアルインタフェースにした場合において
、1台、のプリンタを複数のパソコンにより共有し、イ
ンタフェースを切り換えるという場合、切換信号が少な
くてすむため切換装置を小型化することが可能となる。
〔従来の技術及び発明が解決しようとする課題〕従来、
プリンタインタフェースは、例えば、セントロニクス社
にて開発された基準であるセントロニクスインタフェー
ス準拠が一般的である。
このセントロニクスインタフェース準拠はパソコンとプ
リンタ間を8ビツトのパラレルインタフェースで接続す
るものである。
しかしながら、この方式はこれら2地点間を電気的にT
TLで接続を行っているため、これらの間の接続距離を
延長すると2地点間に電位差を生じ、インタフェースと
して正常に動作できないという問題を発生する。従って
、2地点間の電位差を発生させないように接続距離を制
限する必要があった。
また、従来行われている8ビツトパラレルインタフエー
スには、伝送の過程で何らかのエラーが発生した場合、
このエラーを計算機に通知する手段を持たない。そのた
め、シリアルインタフェース上でエラーが発生し検出し
てもソフトウェアに通知できないという問題がある。
また、プリンタインタフェース以外の通信の分野におい
て、高速かつ長距離伝送が技術的に可能となっている。
そこで、この通信で使用されるシリアルインタフェース
技術をプリンタインフッニスに応用することが考えられ
るが、単純に通信のシリアルインタフェースに置き換え
るだけでは性能の低下やソフトウェアの変更が必要にな
る。
一方、このようなシリアルインタフェースにした場合に
、1台のプリンタを切り換えて複数のパソコンから使用
できるようにしたプリンタ切換装置において、切換装置
としては複数のパソコン本体の中で一番最初にデータを
出力してきたパソコンにプリンタ占有権を与えて他のパ
ソコンにはプリンタ使用不可能と認識させる。
そしてプリンタの使用可能、不可能はプリンタのステー
タス情報が一定時間ごとに定期的に送られたかどうか判
断する。即ち、切換装置としては占有権を与えたパソコ
ン以外に対してはプリンタステータス情報を停止するこ
とによってプリンタの使用ができな(なったことを通知
する。
また、−度占有権が与えられたパソコンから一定時間プ
リンタへのデータ転送がなくなるとプリンタの使用が終
了したものと見なして、この時点からすべてのパソコン
に対してプリンタステータス情報の転送を再開すること
によってプリンタが使用できる状態になったことを通知
する。
この時、プリンタの占有を解除するタイミングとプリン
タステータスの転送タイミングが重なるとパソコンでデ
ータエラーが発生してしまうことになるため、占有解除
のタイミングをプリンタステータス情報の転送タイミン
グに同期化して重ならないようにする必要があった。
本発明の目的は、シリアルインタフェースにした場合に
インタフェースの切換信号を低減することが可能なプリ
ンタ切換装置の切換方式を提供することにある。
〔課題を解決するための手段及び作用〕本発明は、複数
の計算機と1台のプリンタ間に接続され前記複数の計算
機を切り換えるプリンタ切換装置の切換方式であって、
計算機とプリンタ間を接続するプリンタインタフェース
がシリアルインタフェースである場合に、前記プリンタ
切換装置において、前記複数の計算機の切換時とは非同
期に変換され転送されるシリアルデータについて前記計
算機側で2回連続した正常なデータを受信したときに該
当するプリンタの使用を可能とするように切換えること
を特徴とする。
〔実施例〕
第1図はパソコンとプリンタ間に接続される本発明のプ
リンタ切換装置の概略構成図である。図に示すように、
プリンタ切換装置PEXは複数のパソコンPA−PDを
一台のプリンタPRTで共有するために設けるものであ
り、自動的にこれらのパソコンへの接続切換を行う装置
である。従来から一般的な接続方式であるセントロニク
スインクフェース準拠のパラレルインタフェースで使用
すると切換信号が多いため、本発明で使用するインタフ
ェースは独自のシリアルインクフェースを採用している
。即ち、パソコンと切換装置間はシリアルインタフェー
スSIF 、切換装置とプリンタ間はパラレルインタフ
ェースPIFとしている。
このような構成において、プリンタからの情報はパラレ
ル−シリアル変換回路PSにより一定間隔でパラレル−
シリアル変換されて各パソコンに通知される。この情報
がパソコンに通知されると、パソコンはプリンタの電源
がオン状態であると判断する。即ち、プリンタが使用可
能であると判断する。
例えば、このような状態でパソコンPAがプリンタを使
用しようとする場合、パソコンP^からパラレル−シリ
アルに変換されたプリンタの印字情報がプリンタ切換装
置に通知される。切換装置はこのシリアル情報によりス
イッチSWAを接続し、他のパソコンPB、 PC,P
Dに接続されていた信号を切断する。この切断によりパ
ソコンPA以外は受信データが無いためプリンタの電源
がオフになったと通知され、プリンタは使用できないと
判断する。このパソコンPAからの印字が終了し一定時
間経過する(パソコンからのシリアルデータが一定時間
存在しない)と、プリンタ切換装置では以前に切断して
いたパソコンPB、PC,PDのシリアルインタフェー
スを接続する。シリアルインタフェースが接続されたこ
とによりシリアル−パラレル変換回路PSからの一定間
隔の情報が各パソコンに通知されるためそれぞれのパソ
コンではプリンタが使用できるようになったと判断する
。このように−度一つのパソコンを使用した後でも一定
時間経過することにより自動的に今まで使用していなか
ったパソコンでも使用できるように復旧させることがで
きる。
第2図は本発明の基本フローチャートである。
本発明は、プリンタ切換装置に対して対策するのではな
くシリアルデータを受信するパソコンにて対策すること
で、従来の問題であるプリンタ切換装置の回路量の増大
、制御回路構成が困難といった問題を対策する。
基本的動作としては、 (11本体装置(パソコン)にてプリンタ使用不可能な
状態を検出した場合、シリアルデータの出力をしないよ
うにする。
(2)パソコンはこの状態で1回目のプリンタからのス
テータス情報の受信は正常か異常が判断する。
(3)正常なステータス情報ならばもう一度正常なステ
ータス情報を受信することによりプリンタ装置の使用可
能と判断する。
(4)  (21で異常を検出した場合、プリンタ装置
使用不可能として(1)の状態に遷移する。
第2図において、パソコンは一定間隔のプリンタステー
タス情報を受信しプリンタが使用可能か否か判断しく1
1、一定時間内にプリンタステータス情報が得られない
ときはシリアルデータの受信を確認しく2)、シリアル
データの一回目の受信は正常か否か判断しく3)、タイ
ムアウトか否か判断しく4)、タイムアウトでなければ
シリアルデータを再度受信しく5)、二回目の受信は正
常か否か判断する(6)。
第3図は本発明の一実施例構成図であり、第4〜7図は
その信号タイムチャートである。
第4図は受信データが正常な場合、第5図は受信したデ
ータが異常である場合(パリティエラーの場合)、第6
図はタイムアウト発生後からの正常データ受信の場合、
第7図はタイムアウト発生後異常データを受信した場合
(パリティエラー)である。
これらの信号タイムチャートを参照しつつ、以下に動作
を説明する。
パソコン側の受信データ同期制御部31では受信データ
の同期化を行い、受信クロックの生成とストップビット
(STOP−BIT)、パリティチエツク(PARIT
Y−CHICK)などのエラー検出を行う。初期状態で
スタートビット(START−BIT)の検出を行い、
スタートビットを検出した後、データ製分のクロック(
SHIFT−CLOCK)を作る。そして最終ビットの
ときストップビットを検出し、パリティチエッカ35か
らの信号がエラーでない時正常受信であることを示す信
号(STOP−RDY)をオンにする。エラーであった
場合エラー検出信号(EI?I?0R−OCCIJRR
ED)をオンにする。
これに対して受信制御部34ではエラー発生時の処理及
び受信データが有効であるかの判断などを行う。受信制
御部の中にエラーフラグを持ち、前記エラー検出信号と
時間監視部(タイムアウト検出回路)33から発生する
タイムアウト検出信号(TIME−OUT)によりエラ
ーフラグがセントされる。
エラーフラグは正常なデータを受信したことを示す5T
OP−RDY信号がオンになりリセットされる。
受信制御部34で生成する受信有効を示す信号(DAT
A−RDY)をオンにする。この信号は前記エラーフラ
グがオフ状態で、受信データ同期制御部31で生成され
た5TOP−RDY信号がオンであるとき出力される。
このDATA−RDY信号がオンであるとき、受信シフ
トレジスタ32で生成されたパラレルデータPDにより
周辺の回路が動作することになる。
第4図は受信データRDが正常な場合であるが、このよ
うな正常な場合は5TOP−BITのタイミングにおい
て受信したデータが正常であることを示す5TOP−1
?DYが出力される。さらにこの5TOP−RDYのタ
イミングでTIME−OUTが発生しているかをチエツ
クして、発生していない場合は受信したデータが有効で
あると判断する信号DATA−RDYを生成する。
第5は受信データRDが異常であった場合、特にパリテ
ィエラーの場合、第4図とは異なり5TOPBITのタ
イミングで5TOP−RDYは出力されずERROI?
−0CCURRI!Dが出力される。このような場合は
受信データが有効であることを示すDATA−RDYが
出力されない、個別信号処理において動作しない。即ち
、受信データを捨てる。さらにTIME−OUTが発生
していない時のエラー発生であるため、受信エラー処理
を実行する。 TIME−0117とはプリンタ切換装
置から一定間隔で送られるデータを本体側ではこの間隔
を監視していてこの時間でデータがないときはプリンタ
の電源がオフになったと判断する。
第6図はタイムアウト発生後から正常データを受信した
場合であるが、−回目の正常受信でTIMEOUTをオ
フにする。しかしながら、受信データが有効であること
を示すDATA−RDYを出力しない。但し、二回目の
正常受信においてはTIME−OUTがオフあるから受
信データが有効であることを示すDATAI?DYを出
力し信号の個別処理が実行される。
第7図はタイムアウト発生後異常データを受信した場合
(パリティエラー)であるが、プリンタ切換装置の切換
タイミングにおいて受信データが異常になる場合がある
。このタイムチャートは異常データを受信した場合を示
しているが、タイムアウトが発生してプリンタの電源が
オフになっていると判断している。従って、TIMIE
−OUTオン中の[ERI?0R−OCCURREDオ
ンで受信エラーとはせず、エラー処理を実行しない。し
かしながら、プリンタ切換装置においてはインタフェー
スを接続しているため一定間隔でデータを送信して(る
。従って、切換え直後にこのようなことが発生する可能
性が十分ありえるが、次のデータは正常に受信できるは
ずである。即ち、第6図で示したタイミングで以後、動
作することが明らかである。
〔発明の効果〕
以上説明したように、本発明によれば、シリアルデータ
のエラー発生を防ぐ手段によらず、本体装置側において
、エラー発生しても異常状態ではないと判断することに
より、プリンタ切換装置の回路量を低減することが可能
となる。
【図面の簡単な説明】
第1図は本発明のプリンタ切換装置の概略構成図、 第2図は本発明の基本動作フローチャート、第3図は本
発明の一実施例構成図、及び第4〜7図は本発明の信号
タイムチャートである。 (符号の説明) P^、PB、PC,PD・・・パソコン、PEX・・・
プリンタ切換装置、 PRT・・・プリンタ装置、 SIF・・・シリアルインタフェース、PIF・・・パ
ラレルインタフェース、31・・・受信データ同期制御
部、 32・・・受信シフトレジスタ、 33・・・時間監視部、 34・・・受信制御部、 35・・・パリティチエッカ。

Claims (1)

  1. 【特許請求の範囲】 1、複数の計算機と1台のプリンタ間に接続され前記複
    数の計算機を切り換えるプリンタ切換装置の切換方式で
    あって、 計算機とプリンタ間を接続するプリンタインタフェース
    がシリアルインタフェースである場合に、前記プリンタ
    切換装置において、前記複数の計算機の切換時とは非同
    期に変換され転送されるシリアルデータについて前記計
    算機側で2回連続した正常なデータを受信したときに該
    当するプリンタの使用を可能とするように切換える切換
    方式。
JP63242475A 1988-09-29 1988-09-29 シリアルインタフェースにおけるプリンタ切換装置の切換方法 Expired - Lifetime JPH0811463B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63242475A JPH0811463B2 (ja) 1988-09-29 1988-09-29 シリアルインタフェースにおけるプリンタ切換装置の切換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63242475A JPH0811463B2 (ja) 1988-09-29 1988-09-29 シリアルインタフェースにおけるプリンタ切換装置の切換方法

Publications (2)

Publication Number Publication Date
JPH0292572A true JPH0292572A (ja) 1990-04-03
JPH0811463B2 JPH0811463B2 (ja) 1996-02-07

Family

ID=17089640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63242475A Expired - Lifetime JPH0811463B2 (ja) 1988-09-29 1988-09-29 シリアルインタフェースにおけるプリンタ切換装置の切換方法

Country Status (1)

Country Link
JP (1) JPH0811463B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970241U (ja) * 1982-11-02 1984-05-12 株式会社東芝 プリンタ切換装置
JPS61185126U (ja) * 1985-05-07 1986-11-18
JPS61288638A (ja) * 1985-06-17 1986-12-18 Hitachi Ltd 調歩同期によるデ−タ伝送方式
JPS61288224A (ja) * 1985-06-14 1986-12-18 Kawaguchiko Seimitsu Kk プリンタのbusy制御方式

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5970241U (ja) * 1982-11-02 1984-05-12 株式会社東芝 プリンタ切換装置
JPS61185126U (ja) * 1985-05-07 1986-11-18
JPS61288224A (ja) * 1985-06-14 1986-12-18 Kawaguchiko Seimitsu Kk プリンタのbusy制御方式
JPS61288638A (ja) * 1985-06-17 1986-12-18 Hitachi Ltd 調歩同期によるデ−タ伝送方式

Also Published As

Publication number Publication date
JPH0811463B2 (ja) 1996-02-07

Similar Documents

Publication Publication Date Title
US10007637B2 (en) Single wire bus system
US8677047B1 (en) Serial/parallel ATA controller and converter
CN102591834B (zh) 单线总线系统
US9870336B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
JP2863771B2 (ja) 同期直列インターフェイスの再同期化方法及び回路
CN101557379B (zh) 一种pcie接口的链路重组方法和装置
JP5096024B2 (ja) Usbコントローラ及びusbコントローラ試験方法
US20090077275A1 (en) Multiple I/O interfacing system for a storage device and communicating method for the same
WO2007030978A1 (fr) Procede, appareil de reinitialisation et equipement pour effectuer la reinitialisation d'un dispositif maitre dans un bus i2c
JPH0292572A (ja) シリアルインターフェースにおけるプリンタ切換装置の切換方式
CN111858459B (zh) 处理器及计算机
EP2704368A1 (en) Information processing apparatus and controlling method
JP5174784B2 (ja) 処理装置、処理制御システム、およびその制御方法
TWI776180B (zh) 電子系統
US7440398B2 (en) Fault tolerant communication apparatus
JP4337605B2 (ja) 信号伝送システムおよび画像形成装置
KR100389955B1 (ko) 이동 통신 교환기의 상. 하위 프로세서간 버스 통신장치및방법
JPH09212388A (ja) Cpuの動作監視方法
JP3288772B2 (ja) 測定データ収集装置
JPH11136309A (ja) データ処理装置
JP2022158491A (ja) 通信システム
CN115562912A (zh) 一种数据冗余监视方法
JPH10133979A (ja) 通信方法及び通信システム
JPS63181054A (ja) システム拡張装置の状態監視装置
JP2001056702A (ja) 多重化計装システム