JPH0287557A - Ｉｃチップの製造方法 - Google Patents
Ｉｃチップの製造方法Info
- Publication number
- JPH0287557A JPH0287557A JP23952688A JP23952688A JPH0287557A JP H0287557 A JPH0287557 A JP H0287557A JP 23952688 A JP23952688 A JP 23952688A JP 23952688 A JP23952688 A JP 23952688A JP H0287557 A JPH0287557 A JP H0287557A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- substrate
- electrodes
- hole
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 14
- 238000007789 sealing Methods 0.000 abstract description 8
- 238000007747 plating Methods 0.000 abstract description 4
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 239000004840 adhesive resin Substances 0.000 abstract description 2
- 229920006223 adhesive resin Polymers 0.000 abstract description 2
- 239000012298 atmosphere Substances 0.000 abstract description 2
- 238000010304 firing Methods 0.000 abstract description 2
- 230000001590 oxidative effect Effects 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000005520 cutting process Methods 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical class [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＩＣチップの製造方法に関する。
第８図及び第９図に示すものは、半導体素子搭載前のク
ロスパッケージ型ＩＣである。従来のＩＣパッケージの
製造工程にあっては、アルミナ基板１５の表面にタング
ステンやモリブデン等の導電ペーストを印刷し、基板１
５と導電ペーストとを同時に焼成して基板１５の表面に
タングステンやモリブデン等の電８ｉ１６を設けている
。この後、第８図及び第９図に示すように、個々の基板
１５にリード線１７をろう材１８等によって接合してい
る。このリード線１７は、バラバラの部品でなく、テー
プ状の金属フレームに一体に形成されたものであり、こ
の金属フレームのリード線１７に基板１５を接合するこ
とにより、基板１５は金属フレームに一定ピッチ毎に固
定される。
ロスパッケージ型ＩＣである。従来のＩＣパッケージの
製造工程にあっては、アルミナ基板１５の表面にタング
ステンやモリブデン等の導電ペーストを印刷し、基板１
５と導電ペーストとを同時に焼成して基板１５の表面に
タングステンやモリブデン等の電８ｉ１６を設けている
。この後、第８図及び第９図に示すように、個々の基板
１５にリード線１７をろう材１８等によって接合してい
る。このリード線１７は、バラバラの部品でなく、テー
プ状の金属フレームに一体に形成されたものであり、こ
の金属フレームのリード線１７に基板１５を接合するこ
とにより、基板１５は金属フレームに一定ピッチ毎に固
定される。
さらに、図示しないが、半導体素子の実装工程において
は、前記金属フレームが自動機へ連続的に送られており
、次々に基板１５表面の電極１６やリード線１７にＡｕ
メツキが施され、つぎに基板１５の上に半導体素子がダ
イボンディングされ、半導体素子と電極１６との間にワ
イヤーボンディングが施され、半導体素子の封止が行わ
れている。そして、リード線１７の不要部分を切断する
ことによってＩＣチップを金属フレームから分離し、こ
の後にＩＣチップをプリント基板等に実装していた。
は、前記金属フレームが自動機へ連続的に送られており
、次々に基板１５表面の電極１６やリード線１７にＡｕ
メツキが施され、つぎに基板１５の上に半導体素子がダ
イボンディングされ、半導体素子と電極１６との間にワ
イヤーボンディングが施され、半導体素子の封止が行わ
れている。そして、リード線１７の不要部分を切断する
ことによってＩＣチップを金属フレームから分離し、こ
の後にＩＣチップをプリント基板等に実装していた。
上述のように、ＩＣパッケージの製造工程においては、
アルミナ基板１５が金属フレームに一定ピッチ毎に固定
されていたので、製造効率が悪かった。また、半導体の
実装工程においても、金属フレームに取り付けられた基
板１５が連続的に送られているが、Ａｕメツキやダイボ
ンディング、ワイヤーボンディング、封止などの処理は
個々の基板１５毎に別々に行われており、しかも金属フ
レームを送って一つ一つの基板１５を移動させるのに時
間がかかつており、満足な製造効率が得られていなかっ
た。
アルミナ基板１５が金属フレームに一定ピッチ毎に固定
されていたので、製造効率が悪かった。また、半導体の
実装工程においても、金属フレームに取り付けられた基
板１５が連続的に送られているが、Ａｕメツキやダイボ
ンディング、ワイヤーボンディング、封止などの処理は
個々の基板１５毎に別々に行われており、しかも金属フ
レームを送って一つ一つの基板１５を移動させるのに時
間がかかつており、満足な製造効率が得られていなかっ
た。
このように、従来の製造方法では製造効率が低いため、
ＩＣチップのコストを下げることができず、また量産性
の面でも問題があった。
ＩＣチップのコストを下げることができず、また量産性
の面でも問題があった。
しかして、本発明の目的は、ＩＣチップの効率の高い製
造方法を提供することにある。
造方法を提供することにある。
本発明のＩＣチップの製造方法は、まず親基板に貫通孔
を形成し、この貫通孔をメタライズしてスルーホールを
形成し、親基板表面のスルーホールの周囲に複数個の半
導体素子を搭載し、各半導体素子と前記スルーホールと
の間にワイヤーボンディングを施すと共に各半導体素子
を封止している。この後、前記スルーホールを分割する
ようにして親基板を半導体素子毎に切り離し、分割され
たスルーホールによって切り離された基板の側面に側面
電極を形成するのである。
を形成し、この貫通孔をメタライズしてスルーホールを
形成し、親基板表面のスルーホールの周囲に複数個の半
導体素子を搭載し、各半導体素子と前記スルーホールと
の間にワイヤーボンディングを施すと共に各半導体素子
を封止している。この後、前記スルーホールを分割する
ようにして親基板を半導体素子毎に切り離し、分割され
たスルーホールによって切り離された基板の側面に側面
電極を形成するのである。
本発明にあっては、複数個分の基板を含む親基板の状態
で半導体素子のグイボンディングやワイヤーボンディン
グ、封止及び貫通孔のメタライズを行っているので、こ
れらの処理を親基板単位で行うことができ、複数個の基
板の処理を一括して行え、最後に基板を切り離すことに
より複数個のＩＣチップが得られる。また、親基板に設
けたスルーホールを分割することにより、一つのスルー
ホールから複数個の基板の側面電極を一度に形成するこ
とができる。したがって、ＩＣチップの製造効率を大幅
に高めることができ、これによってＩＣチップの量産性
が高まり、コストダウンを図ることもできる。
で半導体素子のグイボンディングやワイヤーボンディン
グ、封止及び貫通孔のメタライズを行っているので、こ
れらの処理を親基板単位で行うことができ、複数個の基
板の処理を一括して行え、最後に基板を切り離すことに
より複数個のＩＣチップが得られる。また、親基板に設
けたスルーホールを分割することにより、一つのスルー
ホールから複数個の基板の側面電極を一度に形成するこ
とができる。したがって、ＩＣチップの製造効率を大幅
に高めることができ、これによってＩＣチップの量産性
が高まり、コストダウンを図ることもできる。
以下、本発明の実施例を添付図に基づいて詳述する。
親基板１は、複数枚のグリーンシートを積層して形成さ
れており、次のようにして製造される。
れており、次のようにして製造される。
まず、ＳｉＯ□−ＢａＯ−ＡＱ２０３等のセラミック粉
末に添加物を加えて原料を調整し、これを仮焼した後に
粉砕し、粉砕粉にバインダー樹脂や可塑剤等を混合する
６つぎに、ドクターブレード法などによってグリーンシ
ートを成形し、複数枚のグリーンシートを積層し、５０
〜１００°Ｃの温度で１５０〜２５０ｋｇｆの圧力を加
えてグリーンシートを圧着させて親基板１を得る。この
後、親基板１の表裏にＣｕ系ペースト等の導電ペースト
を印刷し、親基板１の表裏両面に第１図に示すようなパ
ターンの電極６を形成する。
末に添加物を加えて原料を調整し、これを仮焼した後に
粉砕し、粉砕粉にバインダー樹脂や可塑剤等を混合する
６つぎに、ドクターブレード法などによってグリーンシ
ートを成形し、複数枚のグリーンシートを積層し、５０
〜１００°Ｃの温度で１５０〜２５０ｋｇｆの圧力を加
えてグリーンシートを圧着させて親基板１を得る。この
後、親基板１の表裏にＣｕ系ペースト等の導電ペースト
を印刷し、親基板１の表裏両面に第１図に示すようなパ
ターンの電極６を形成する。
なお、上記順序とは異なり、２枚のグリーンシートの表
面に第１図のようなパターンの電極６を形成し、このグ
リーンシートを最上層及び最下層にして複数枚のグリー
ンシートを積層及び圧着させて親基板１を形成してもよ
い。また、各グリーンシートには、必要に応じてバイア
ホールを形成しておいてもよい。
面に第１図のようなパターンの電極６を形成し、このグ
リーンシートを最上層及び最下層にして複数枚のグリー
ンシートを積層及び圧着させて親基板１を形成してもよ
い。また、各グリーンシートには、必要に応じてバイア
ホールを形成しておいてもよい。
次に、第２図に示すように、数値制御のＮＣドリルやＮ
Ｃパンチなどによって親基板１に複数個の貫通孔２を穿
孔し、この貫通孔２の内壁に導電性ペーストを印刷して
スルーホール３が形成される。もちろん、スルーホール
電極は、親基板１の表裏の電極６と導通している。この
後、親基板１と電極６とを非酸化雰囲気において９５０
〜１０００°Ｃの温度で同時に焼成することによって親
基板１ができあがる。第２図に示しであるものは、９個
数りの親基板１であり、最終的には破線の箇所で切り離
されるものであり、一つの基板７は第３図に示すような
形状をしている。
Ｃパンチなどによって親基板１に複数個の貫通孔２を穿
孔し、この貫通孔２の内壁に導電性ペーストを印刷して
スルーホール３が形成される。もちろん、スルーホール
電極は、親基板１の表裏の電極６と導通している。この
後、親基板１と電極６とを非酸化雰囲気において９５０
〜１０００°Ｃの温度で同時に焼成することによって親
基板１ができあがる。第２図に示しであるものは、９個
数りの親基板１であり、最終的には破線の箇所で切り離
されるものであり、一つの基板７は第３図に示すような
形状をしている。
上記のようにして製造された親基板１は、切り離される
ことなく、親基板１をワークサイズとして半導体素子４
の実装工程へ送られる。まず、親基板１の電極６及びス
ルーホール電極には、Ａｕメツキが施され、ついで第４
図に示すように、四つのスルーホール３の中間位置に各
々半導体素子４が搭載されてダイボンディングされ、各
々の半導体素子４と電極６の間がワイヤー８によりボン
ディングされる。この後、各半導体素子４を覆うように
して親基板１の上に封止用のキャップ９が載置され、各
キャップ９の下面が接着樹脂やはんだ等の接合手段１０
によって接合され、この結果各半導体素子４はキャップ
９内に気密的に封止される。封止が完了した後、親基板
１をダイシングソーにより第１図又は第２図の破線に沿
ってカットすることにより、第６図に示すようなＩＣチ
ップ１１が複数個得られるのである。そして、このカッ
トによりスルーホール３は４つに分割され、各スルーホ
ール３は基板７のコーナ部に形成された側面型８ｉｉ５
となっている。
ことなく、親基板１をワークサイズとして半導体素子４
の実装工程へ送られる。まず、親基板１の電極６及びス
ルーホール電極には、Ａｕメツキが施され、ついで第４
図に示すように、四つのスルーホール３の中間位置に各
々半導体素子４が搭載されてダイボンディングされ、各
々の半導体素子４と電極６の間がワイヤー８によりボン
ディングされる。この後、各半導体素子４を覆うように
して親基板１の上に封止用のキャップ９が載置され、各
キャップ９の下面が接着樹脂やはんだ等の接合手段１０
によって接合され、この結果各半導体素子４はキャップ
９内に気密的に封止される。封止が完了した後、親基板
１をダイシングソーにより第１図又は第２図の破線に沿
ってカットすることにより、第６図に示すようなＩＣチ
ップ１１が複数個得られるのである。そして、このカッ
トによりスルーホール３は４つに分割され、各スルーホ
ール３は基板７のコーナ部に形成された側面型８ｉｉ５
となっている。
上記のようにして製造されたＩＣチップ１１の側面電極
５はリードレスタイプであり、リード線を用いることな
く、第７図に示すようにプリント基板１２の配線電極１
３にはんだ１４で直接に接合されるものである。従って
、リード線を用いた場合のようにリード線と基板７との
接合部分に浮遊容量が発生したり、リード線の長さによ
って配線インピーダンスが大きくなったりすることを防
止でき、高周波特性を良好にすることができる。
５はリードレスタイプであり、リード線を用いることな
く、第７図に示すようにプリント基板１２の配線電極１
３にはんだ１４で直接に接合されるものである。従って
、リード線を用いた場合のようにリード線と基板７との
接合部分に浮遊容量が発生したり、リード線の長さによ
って配線インピーダンスが大きくなったりすることを防
止でき、高周波特性を良好にすることができる。
また、リード線がなく、チップ部品化されているので、
テーピングして自動実装機などに供給することができ、
自動実装にも適している。
テーピングして自動実装機などに供給することができ、
自動実装にも適している。
なお、上記実施例では、封止手段としてキャップ９を用
いたが、この他の手段でもよく、例えば封止樹脂を半導
体素子４の上に付着させて封止してもよい。また、上記
実施例では、まず電極６を形成し、後からスルーホール
３を形成したが、これとは逆にスルーホール３を形成し
た後に親基板１の表裏に電極６を形成してもよく、さら
にスルーホール３あるいは電ｆｉ６を親基板１の焼成後
に形成してもよい。また、スルーホール電極や親基板１
の表裏の電極６は上記のような導電ペーストによる厚膜
のものに限らず、メツキや薄膜形成技術によって形成し
たものでもよい。また、各グリーンシートに形成された
バイアホールを積み重ねることによってスルーホールを
形成することも差し支えない。
いたが、この他の手段でもよく、例えば封止樹脂を半導
体素子４の上に付着させて封止してもよい。また、上記
実施例では、まず電極６を形成し、後からスルーホール
３を形成したが、これとは逆にスルーホール３を形成し
た後に親基板１の表裏に電極６を形成してもよく、さら
にスルーホール３あるいは電ｆｉ６を親基板１の焼成後
に形成してもよい。また、スルーホール電極や親基板１
の表裏の電極６は上記のような導電ペーストによる厚膜
のものに限らず、メツキや薄膜形成技術によって形成し
たものでもよい。また、各グリーンシートに形成された
バイアホールを積み重ねることによってスルーホールを
形成することも差し支えない。
本発明によると、複数個の基板に対する各種工程を親基
板を単位として一括して行うことができ、最後に親基板
を各基板に切り離すだけで複数個のＩＣチップが得られ
る。また、メタライズされたスルーホールを分割するこ
とにより、一つのスルーホールにより複数個の基板の側
面電極を一度に形成することができる。したがって、製
造効率を向上させることができ、量産性を高めることが
できると共にＩＣチップのコストダウンを図ることがで
きる。
板を単位として一括して行うことができ、最後に親基板
を各基板に切り離すだけで複数個のＩＣチップが得られ
る。また、メタライズされたスルーホールを分割するこ
とにより、一つのスルーホールにより複数個の基板の側
面電極を一度に形成することができる。したがって、製
造効率を向上させることができ、量産性を高めることが
できると共にＩＣチップのコストダウンを図ることがで
きる。
第１図ないし第６図は本発明の一実施例を示す説明図で
あって、第１図は電極を形成された親基板の平面図、第
２図はスルーホールを形成された親基板の平面図、第３
図は同上の親基板から一つの基板を収り出して示す平面
図、第４図は半導体素子をダイボンドされた親基板を示
す側面図、第５図は半導体素子を封止した状態の親基板
を示す一部破断した側面図、第６図は同上のＩＣチップ
を示す斜視図、第７図は同上のＩＣチップをプリント基
板の上に実装した状態の部分断面図、第８図は従来例の
平面図、第９図は同上の断面図である。 １・・・親基板 ２・・・貫通孔３・・・ス
ルーホール ４・・・半導体素子５・・・側面電極
７・・・基板特許出願人 株式会社 村田製
作所 代理人 弁理士 中 野 雅 房 第 図 第 図 第 図 第 図
あって、第１図は電極を形成された親基板の平面図、第
２図はスルーホールを形成された親基板の平面図、第３
図は同上の親基板から一つの基板を収り出して示す平面
図、第４図は半導体素子をダイボンドされた親基板を示
す側面図、第５図は半導体素子を封止した状態の親基板
を示す一部破断した側面図、第６図は同上のＩＣチップ
を示す斜視図、第７図は同上のＩＣチップをプリント基
板の上に実装した状態の部分断面図、第８図は従来例の
平面図、第９図は同上の断面図である。 １・・・親基板 ２・・・貫通孔３・・・ス
ルーホール ４・・・半導体素子５・・・側面電極
７・・・基板特許出願人 株式会社 村田製
作所 代理人 弁理士 中 野 雅 房 第 図 第 図 第 図 第 図
Claims (1)
- （１）親基板に貫通孔を形成し、この貫通孔をメタライ
ズしてスルーホールを形成し、親基板表面のスルーホー
ルの周囲に複数個の半導体素子を搭載し、各半導体素子
と前記スルーホールとの間にワイヤーボンディングを施
すと共に各半導体素子を封止した後、前記スルーホール
を分割するようにして親基板を半導体素子毎に切り離し
、分割されたスルーホールによって切り離された基板の
側面に側面電極を形成することを特徴とするＩＣチップ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239526A JPH0770640B2 (ja) | 1988-09-24 | 1988-09-24 | Ｉｃチップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63239526A JPH0770640B2 (ja) | 1988-09-24 | 1988-09-24 | Ｉｃチップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0287557A true JPH0287557A (ja) | 1990-03-28 |
| JPH0770640B2 JPH0770640B2 (ja) | 1995-07-31 |
Family
ID=17046114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63239526A Expired - Fee Related JPH0770640B2 (ja) | 1988-09-24 | 1988-09-24 | Ｉｃチップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770640B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391255A (ja) * | 1989-09-01 | 1991-04-16 | Fujitsu Ltd | 気密封止型デバイスの製造方法 |
| WO2001033631A1 (en) * | 1999-10-29 | 2001-05-10 | Nikko Company | Package for high-frequency device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201347A (ja) * | 1982-05-20 | 1983-11-24 | Unie Kurisutaru Kk | リ−ドレスチツプ部品及びその製造方法 |
-
1988
- 1988-09-24 JP JP63239526A patent/JPH0770640B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58201347A (ja) * | 1982-05-20 | 1983-11-24 | Unie Kurisutaru Kk | リ−ドレスチツプ部品及びその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391255A (ja) * | 1989-09-01 | 1991-04-16 | Fujitsu Ltd | 気密封止型デバイスの製造方法 |
| WO2001033631A1 (en) * | 1999-10-29 | 2001-05-10 | Nikko Company | Package for high-frequency device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0770640B2 (ja) | 1995-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040031680A (ko) | 전자 장치 및 그 제조 방법 | |
| US4525597A (en) | Ceramic leadless packages and a process for manufacturing the same | |
| WO1996002071A1 (en) | Packaged integrated circuit | |
| US6287894B1 (en) | Acoustic device packaged at wafer level | |
| JP2967215B2 (ja) | チップ型電子部品の製造方法 | |
| JPH0452623B2 (ja) | ||
| JPH0287557A (ja) | Ｉｃチップの製造方法 | |
| JP2737712B2 (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
| JP3330104B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| US3864810A (en) | Process and composite leadless chip carriers with external connections | |
| JP3842683B2 (ja) | 多数個取り配線基板 | |
| JPS6038843A (ja) | 半導体装置およびその製造方法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JP2004055985A (ja) | セラミックパッケージ及び電子装置 | |
| JP2003168849A (ja) | 多数個取り配線基板 | |
| JPH0287558A (ja) | Ｉｃチップ | |
| JPH04287950A (ja) | 半導体装置用パッケージ | |
| JP3058999B2 (ja) | 目白配置配線基板 | |
| JPS6175596A (ja) | スルホール多層回路基板の製造方法 | |
| KR950000517B1 (ko) | 세라믹 팩키지의 제조방법 | |
| KR930002663B1 (ko) | 세라믹 팩키지의 제조방법 | |
| JPS6053468B2 (ja) | セラミツクパツケ−ジ | |
| JPS6022346A (ja) | コンデンサ付き半導体パツケ−ジの製造方法 | |
| JPH03151655A (ja) | 集積回路用パッケージの絶縁基板の製造方法 | |
| JPS6386462A (ja) | ソリツド・ステ−ト・リレ−の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |