JPH028316B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画面情報の読出書込回路、特にライン
バツフアメモリに対する画面情報の読出及び書込
回路の改良に関する。

背景技術 従来より、ラインバツフアメモリを用いて画面
情報の読出及び書込を行いCRT上に所定の画像
を表示する画像表示装置が周知であり、ビデオゲ
ーム、シユミレータ、設計作図装置及びその他の
用途に幅広く用いられている。

第１図にはこのような画像表示装置の簡単なブ
ロツク図が示されており、この画像表示装置は、
CRT上に表示される画面上に複数の移動標体を
同時に画像表示するビデオゲームを行うものであ
る。

このため、画像表示装置は、標体画像メモリ１
０内に、第２図に示すごとく標体イメージを垂直
及び水平方向の座標画素情報として記憶し、記憶
した各標体イメージに標体読出用のキヤラクター
コードを設けている。そして、画像処理回路１６
を用いて標体画像メモリ１０からこのキヤラクタ
コードによつて特定される標体イメージを読出
し、CRT１２上にラスター画像表示している。

ここにおいて、標体画像メモリ１０からの標体
イメージの読出は、ラスター走査の水平同期信号
に基づいて一行毎に行われ、このようにして読出
された情報は、一般にラインバツフアメモリ１４
内へ一旦書込記憶された後、CRT１２上に画像
表示される。

ところで、従来このようなラインバツフアメモ
リ１４は、同一モードで動作するメモリ素子を用
いて形成されていたため、データの書込と読出と
を同時に行うことができず、従つてラインバツフ
アメモリ１４への標体イメージの書込と、ライン
バツフアメモリ１４内へ書込まれた標体イメージ
の読出と、を同時に行うことができなかつた。

このため、従来の画像表示装置は、ラインバツ
フアメモリ１４への標体イメージに関するデータ
の書込をCRTの各水平走査におけるブランキン
グ時間内に行い、このようにして書込まれた画面
情報を次の行の水平走査期間内に読出す動作を各
水平走査毎に繰り返して行い、CRT１２上に所
定の標体画像を表示していた。

しかし、CRT１２のブランキング時間は比較
的短時間であるため、このブランキング時間内に
ラインバツフアメモリ１４内へ書込記憶できるデ
ータ量は限定されてしまい、この結果、CRT１
２上にはブランキング時間によつて制限された個
数の移動標体しか表示できないという欠点があつ
た。

このため、従来第３図に示すように、ラインバ
ツフアメモリ１４としてとして異なるモードで動
作する２組の素子１４ａ，１４ｂを用いたデユア
ルライン型の画像表示装置が提案されており（特
願昭57−151282）、この画像表示装置は各組のメ
モリ素子１４ａ，１４ｂの書込及び読出動作を
CRTの水平走査に同期して交互に切換え、これ
によりCRT１２の各水平走査期間内で一方の組
のメモリ素子１４ａの書込と他方の組のメモリ素
子１４ｂへのデータの読出とを同時に行うことを
可能としている。

従つて、このような従来装置によれば、ライン
バツフアメモリ１４へのデータの書込がCRT水
平走査のブランキング期間内に限定された第１図
の装置に比し、書込期間を十分に取ることができ
るため、一回の書込動作でラインバツフアメモリ
１４に書込できる情報量が極めて多くなり、第１
図の装置に比しCRT１２上に多くの移動標体を
画像表示することができる。

ところで、このような画像表示装置では、ライ
ンバツフアメモリ１４内へのデータの書込及び読
出を制御する画像処理回路１６と各ラインバツフ
アメモリ１４を形成する各メモリ素子１４ａ，１
４ｂの外部端子とをそれぞれ接続してやることが
必要であり、この場合には回路全体の集積度を高
める上で画像処理回路１６とラインバツフアメモ
リ１４を構成する各メモリ素子１４ａ，１４ｂと
の接続ラインはできるだけ少ないほうが好まし
い。

しかし、従来のデユアルライン方式を採用した
画像表示装置では、第４図に示すごとく、ライン
バツフアメモリ１４を形成する各メモリ素子１４
ａ，１４ｂがそれぞれ異なるモードで動作するた
め、これら各メモリ素子１４ａ，１４ｂは画像処
理回路１６とをそれぞれ別のラインを用いて接続
してやることが必要となり、この結果ラインバツ
フアメモリ１４の接続に要するライン数が多くな
り回路全体の集積度が低下し装置の信頼性の向上
及びコストダウンを図る上での妨げとなるという
欠点があつた。

特に、従来の装置では、一組のメモリ素子の接
続に、例えばアドレス用として９ライン、データ
の入出力用として８ライン、リードライト信号用
として１ラインの計18ラインの接続が必要であ
る。このため、このようなラインバツフアメモリ
１４としてメモリ素子を二組設けると接続ライン
が倍、すなわち38ラインが必要となり回路全体の
集積路を高める上での大きな妨げとなつていた。

発明の目的 本発明は、このような従来の課題に鑑み為され
たものであり、その目的は、ラインバツフアメモ
リに書込及び読出できる情報量の低下をまねくこ
となく、回路全体の集積度を高めることの可能な
画面情報の読出書込回路を提供することにある。

発明の構成 前記目的を達成するため、本発明の回路は、 同一モードで動作し、ラインバツフアとして機
能する複数のメモリ部を有するメモリ素子と、 ラスタ走査の各画素走査毎に、画素走査期間の
前半または後半のいずれかの区間で前記メモリ素
子を読出し可能モードに制御し、残りの区間で前
記メモリ素子を書き込み可能モードに制御するモ
ード切り替え手段と、 任意行の各画素走査毎にいずれか一方のメモリ
部に対し書き込みアドレスを出力し画素データの
書き込みを行い、他のメモリ部に対し読出しアド
レスを出力し画素データの読出を行うとともに、
次行において書き込みと読出とを各メモリ部に対
し反転させるという一連のバンク作業を各行毎に
１画面分繰り返して行うバンク切り替え手段と、
を含み、共通のメモリ素子を用いて各行毎の画素
データの書き込みと読出とを行うことを特徴とす
る。

以上の構成とすることにより、本発明によれ
ば、ラインバツフアメモリへ書込及び読出する情
報量を減少することなく、ラインバツフアメモリ
を単一モードで動作するメモリ素子を用いて形成
することができる。このため、ラインバツフアメ
モリの接続に要するライン数を少なくとも従来の
約半分以下に減少させることができ、回路全体の
集積度を著しく向上し回路の信頼性を高めること
ができる。更に使用するメモリ素子が少なくなる
ため装置全体の低コスト化を図ることが可能とな
る。

実施例 次に本発明の好適な実施例を図面に基づき説明
する。なお、前記第１図又は第３図に示した従来
装置と対応する部材には同一符号を付しその説明
は省略する。

第５図には、本発明の回路を適用した標体の画
像表示装置の好適な実施例が示されており、この
画像表示装置は、標体イメージが垂直及び水平方
向の座標画素情報として記憶されている標体画像
メモリ１０を含み、この標体画像メモリ１０から
CRTの水平走査に同期して標体の座標画素情報
を読出してラインバツフアメモリ１４内へ順次書
込記憶し、このようにして読出された座標画素情
報をCRT上にラスター画像表示するものである。

本発明の特徴的事項は、ラインバツフアメモリ
１４として同一モードで動作するメモリ素子をデ
ータの書込記憶情報量を低下させることなく使用
可能としたことにある。

すなわち、本発明は、ラインバツフアメモリ１
４として、複数のメモリ部を有し同一モードで動
作するメモリ素子を用い、このメモリ素子に対
し、任意行におけるCRT水平走査にていづれか
のメモリ部に対する読出と他のメモリ部に対する
書込とを各画素毎に順次繰返して行い、次行にお
けるCRT水平走査にて前記読出と書込とを各メ
モリ部において変化させ、前記各行毎の動作を
CRT一画面分繰返して行うものである。

このようにすることにより、本発明によれば、
同一モードで動作するメモリ素子を用い、異なる
モードで動作する複数のメモリ素子を用いた場合
と同様の情報量を書込及び読出するラインバツフ
アメモリ１４を形成することが可能となる。

この結果、本発明よれば、充分な情報量の書
込、読出を行うラインバツフアメモリ１４が全く
同一モードで動作するメモリ素子をもつて形成さ
れることとなり、ラインバツフアメモリ１４とこ
れに接続する回路とのライン数を従来の少なくと
も約半分以下に減少させ、回路全体の集積化を図
ることが可能となる。

実施例において、標体画像メモリ１０には、一
つの種類の標体について一つの標体イメージが第
２図に示すごとく８×８ビツトの垂直及び水平方
向の座標画素情報として記憶されている。そし
て、この標体画像メモリ１０内には一般に複数種
類の標体イメージが記憶されているため、各標体
イメージには第２図に示すごとく、識別用のキヤ
ラクタコードがそれぞれ設定されており、また各
標体イメージの座標画素情報を構成する各行の情
報には所定のアドレスが設定されている。従つ
て、この標体画像メモリ１０からの標体イメージ
の読出は、キヤラクタコードによつて標体を特定
し、アドレス信号によつてその座標画素情報から
読出される行の情報を特定することにより行う。

そして、このように標体画像メモリ１０に記憶
された標体イメージの座標画素情報は所定の組合
わせで一行毎に順次ラインバツフアメモリ１４内
へ書込記憶され、このようにして記憶された情報
は水平走査信号に同期して読出されCRT上にラ
スタ画像表示される。

なお、実施例において使用されるCRTとして
は、第６図に示すごとくその画面が16進数表記で
＄00〜＄FF内の垂直、水平座標信号を以て表わ
されるものが使用されている。（＄マークは、次
に続く数が16進数表記で表わすことを表わす） 次に、このように標体画像メモリ１０内に記憶
された各標体の座標画素情報をラインバツフアメ
モリ１４内へ読出し、これをCRT上に表示する
回路の具体的構成を順に追つて説明する。

(1) 画像情報の設定 まずCRT上に標体を画像表示するにあたつ
て、その画像情報を設定してやることが必要と
なる。

実施例の装置においては、プログラムメモリ
２０内に予め設定された所定のプログラムが記
憶されている。そして、このプログラムメモリ
２０から出力される所定のプログラム信号及び
ビデオゲームのプレイヤーが外部から入力する
外部入力信号Ｓ１に基づき、CPU２２は、表
示標体を特定する標体識別データ、表示標体の
色彩を特定する彩色識別データ、CRT上にお
ける標体の表示位置を示す垂直位置データ及び
水平位置データの４つのデータを、各標体毎に
演算し、これら各標体の表示情報は標体情報メ
モリ２４内に入力される。標体情報メモリ２４
はこのようにして各標体の表示情報が入力され
ると、入力された表示情報を各標体毎に、第１
の標体、第２の標体…第Ｎの標体として書込記
憶する。

これにより、標体情報メモリ２４内には、
CRTの画面内に表示される各標体の表示情報
が書込記憶されることになる。

(2) 標体画像メモリ１０からの画像情報の読出 前述したごとく、標体情報メモリ２４内に各
標体の表示情報が設定されると、次にこの標体
の表示情報に基づき標体画像メモリ１０から該
当する標体イメージの座標画素情報を読みだす
ことが必要となる。

実施例の装置においては、このような標体情
報メモリ２４へのデータの書込及び読出、その
他の全体的な制御を行うため、同期信号発生回
路２６が設けられており、この同期信号発生回
路２６は通常のカラーテレビジヨンの映像表示
に伴う信号に対応する垂直同期信号Ｖ、水平同
期信号Ｈ、消去信号Ｅ、複合ブランキング信号
Ｂ、複合同期信号Ｃ、を出力している。第７図
において、０Ｓ，１Ｓ，２Ｓ，３Ｓ，…は水平
走査期間をそして、１Ｂ，２Ｂ，３Ｂ…はブラ
ンキング期間を示している。

そして、標体情報メモリ２４へ第１の標体か
ら第Ｎの標体までのデータの書込が終了する
と、スイツチ２８はCPU２２から書込信号Ｓ
２の入力があつた場合にはCPU側の書込アド
レスを選択し、CPU２２からの書込信号Ｓ２
がオフされた場合には同期信号発生回路２６か
らの出力される読出アドレスを選択し標体情報
メモリ２４に入力する。この標体情報メモリ２
４の書込又は読出のアドレスは、いづれの場合
も標体識別番号１ないしＮに対応している。

そして、同期信号発生回路２６から水平同期
信号Ｈが出力される度に、標体情報メモリ２４
に記憶された各標体の表示情報のすべてが、第
１の標体から第Ｎの標体まで順次読出出力され
る。

実施例において、標体情報メモリ２４にはＮ
個の移動標体に関するデータが記憶されている
ため、CRT上にはＮ個の移動標体が画像表示
可能となり、ここにおいて、標体情報メモリ２
４に記憶された各標体１ないしＮの読出は、ま
ず最初に標体１に関する垂直位置データＤ１、
標体識別データＤ２、彩色識別データＤ３、水
平位置データＤ４が順次読出され、次に標体２
に関するデータ、標体３…標体Ｎに関するデー
タが同様にして順次読出される。

このようにして、標体情報メモリ２４からま
ず一番目の移動標体の垂直位置データのＤ１が
読出されると、この垂直位置データＤ１は比較
及び減算ユニツト３０に入力され、ここでデー
タＤ１はそのときの垂直同期信号Ｖと減算され
出力される。実施例において、垂直位置データ
Ｄ１及び垂直同期信号ＶはCRTの水平走査線
本数＄FFと対応するよう、いづれも＄00ない
し＄FFの数字とを対応する８ビツトの情報を
以て構成されている。そして、この比較及び減
算ユニツト３０は、CRTの画像走査が垂直位
置データＤ１により特定される垂直位置にまで
達すると、＄F0を演算出力し、その＄F0から
＄FFまでの範囲で標体画像メモリ１０からの
標体イメージの読出を指示する。

ここにおいて、比較及び減算ユニツト３０か
ら出力される８ビツトの演算結果のうち、上位
４ビツトはアンドゲート３２を介してラツチ回
路３４に入力され、演算結果の下位４ビツトは
そのままアドレス情報としてラツチ回路３４に
入力される。

ここにおいて比較及び減算ユニツト３０の演
算出力が＄F0ないし＄FFの範囲にある場合に
は、その演算出力の上位４ビツトは全て２進数
の１、すなわち＄Ｆの時である。このため、ア
ンドゲート３２からは前記演算出力は＄F0な
いしFFの範囲にある場合にのみＨレベルの信
号はラツチ回路３４に入力される。

このようにアンドゲート３２からＨレベルの
信号が入力されると、ラツチ回路３４はそのＨ
レベルの信号を、同期信号発生回路２６から垂
直位置データ出力命令信号Ｐ１が入力された際
ラツチしこれに同期してインレンジ信号Ｓ３を
出力する。このインレンジ信号Ｓ３は、CRT
上において次に走査する走査線上に標体を画像
表示すべきことを意味するものであり、後述す
るアンドゲート及び同期信号発生回路２６等へ
それぞれ入力される。

また、比較及び減算ユニツト３０から出力さ
れる下位４ビツトは、同期信号発生回路２６よ
り出力される垂直位置データ出力命令信号Ｐ１
によりラツチ回路３４にてラツチされ、垂直ラ
イン信号として標体画像メモリ１０に入力され
る。

この標体画像メモリ１０は、画像の形状を定
めるキヤラクタージエネレータとして機能する
ものであり、実施例においてこの標体画像メモ
リ１０には、一つの種類の標体について一つの
標体イメージが第２図に示すごとく垂直及び水
平方向の座標画素情報として記憶されている。

そして、この標体画像メモリ１０内には、一
般に複数種類の標体イメージが記憶されている
ため、各標体イメージには第２図に示すごと
く、識別用のキヤラクターコードがそれぞれ設
定されており、また各標体イメージの座標画素
情報を構成する各行の情報には所定のアドレス
が設定されている。従つて、この標体画像メモ
リ１０から標体イメージを読出すにあたつて、
キヤラクターコードによつて標体を特定し、垂
直ライン信号によつてその座標画素情報から読
出される行アドレスを特定することが必要とな
る。

このため、ラツチ回路３４からインレンジ信
号Ｓ３が出力され、CRT上における標体の表
示が指示されると、同期信号発生回路２６から
標体識別データ出力命令信号Ｐ２が出力され、
この信号Ｐ２が出力されるとラツチ回路３６は
標体情報メモリ２４から一番目の標体の標体識
別データＤ２を読出ラツチする。このラツチさ
れた標体識別データＤ２は標体画像メモリ１０
から読出される標体イメージのキヤラクターコ
ードである。そして、この標体識別データＤ２
により特定される標体イメージが標体画像メモ
リ１０の格納番地からアクセスされ、ラツチ回
路３４から出力された垂直ライン信号により標
体イメージの行アドレスを指定し、標体イメー
ジの一行分の座標画素情報８ビツトを読出す。

このようにして読出された８ビツトの座標画
素情報は、並列直列変換回路３８に入力され
る。入力された８ビツトの座標画素情報は、同
期信号発生回路２６から出力されるクロツク
K₁に同期してこの並列直列変換回路３８で直
列映像信号に変換され映像彩色合成回路４０に
入力される。

また、前述したごとく、ラツチ回路３４から
インレンジ信号Ｓ３が入力されると、同期信号
発生回路２６から彩色識別データ出力命令信号
Ｐ３がラツチ回路４２に向け出力される。ラツ
チ回路４２はこの命令信号Ｐ３が入力される
と、標体情報メモリ２４から一番目の標体の彩
色識別データＤ３をラツチし、ラツチしたデー
タＤ３を映像彩色合成回路４０に入力する。

(3) ラインバツフアメモリへのデータの書込読出 映像彩色合成回路４０は、このようにして入
力される彩色識別データＤ３と、並列直列変換
回路３８から入力される直列映像信号とを合成
し、標体映像を彩色信号としてラインバツフア
メモリ１４に入力する。ラインバツフアメモリ
１４は、このようにして標体画像メモリ１０か
ら一行毎に読出される標体イメージの座標画素
情報を映像信号として一時記憶し、このように
して入力された映像信号をCRTの水平走査に
同期して読出すという走査を繰返して行い、
CRT上に読出された移動標体を画像表示して
いる。

本発明は、このようなラインバツフアメモリ
１４として、複数のメモリ部を有し同一モード
で動作するメモリ素子を用いている。そして、
CRTの任意行の水平走査において、メモリ素
子のいづれかのメモリ部に対する読出と他のメ
モリ部に対する書込とを各画素毎に順次繰返し
て行い、次行の水平走査において前記読出と書
込とを各メモリ部に対して変化させ、このよう
な各水平走査毎の動作をCRT1画面分繰返して
行うことを特徴とする。

このようにすることにより、本発明によれ
ば、書込及び読出を行う情報量の低下を引きお
こすことなく、同一モードで動作するメモリ素
子を用いてラインバツフアメモリ１４を構成す
ることができる。従つて、従来のごとく異なる
モードで動作する複数のメモリ素子を用いてラ
インバツフアメモリ１４を形成した場合に比
し、ラインバツフアメモリの接続に要するライ
ン数を少なくとも従来の約半分以下に低減する
ことができ、回路全体の集積化を図り、その信
頼性を向上することが可能となる。

実施例においては、第８図に示すごとく、ラ
インバツフアメモリ１４として、アドレスが０
ないし511の第１のメモリ部１４−１と、アド
レスが512ないし1023の第２のメモリ部１４−
２と、を有し単一IC化されたメモリ素子を用
いている。そして、任意行の水平走査にて一方
のメモリ部に対する読出消去と、他方のメモリ
部に対する書込とを各画素毎に交互に繰返して
行い、次行の水平走査にて前記読出消去と書込
とを両メモリ部に対して反転させ、このような
各行毎の動作を一画面分繰返して行い、一枚の
画面の読出及び書込を行つている。

このようなラインバツフアメモリ１４への書
込読出を制御するため、実施例の装置は、ライ
ンバツフアメモリ１４内の第１のメモリ部１４
−１及び第２のメモリ部１４−２の書込及び読
出アドレスを切替える切替スイツチ４４と、標
体情報メモリ２４内に記憶された水平位置デー
タＤ４に基づきラインバツフアメモリ１４への
書込アドレスを指定する水平位置カウンタ４６
と、ラインバツフアメモリ１４の出力をラツチ
するラツチ回路４８と、を含む書込読出制御回
路５０が設けられている。なお、切替スイツチ
４４に入力される読出アドレスとしては、同期
信号発生回路２６から供給される水平同期信号
Ｈが用いられている。

ここにおいて、切替スイツチ４４は、バンク
切替手段として機能している。

実施例において、この読出書込制御回路５０
は、装置全体の集積化を図るため、ワンチツプ
IC素子をもつて形成されている。

また、この書込読出制御回路５０内には、前
記回路に加え、ラインバツフアメモリ１４のモ
ード切替え用信号を供給するアンドゲート５２
及びオアゲート５４が設けられている。そし
て、アンドゲート５２の一方の入力端子にはイ
ンレンジ信号Ｓ３が供給され、他方の入力端子
には書込モード制御用のクロツクＫ３が同期信
号発生回路２６から供給されており、このアン
ドゲートの出力はオアゲート５４を介してライ
ンバツフアメモリ１４のモード切替端子に供給
されている。更にこのラインバツフアメモリ１
４のモード切替端子には、これ以外にも同期信
号発生回路２６から供給される消去モード制御
用のクロツクＫ３がオアゲート５４を介して供
給されている。なおこのラインバツフアメモリ
１４は、モード切替端子にクロツクＫ２，Ｋ３
のいづれもが入力されていない場合には、書込
モードに制御される。

ここにおいて、アンドゲート５２及びオアゲ
ート５４はモード切換え手段として機能してい
る。

第９図にはこのようなCRTの各水平走査を
構成する最少単位、すなわち各画素毎のクロツ
クＫ２，Ｋ３の出力タイミングを示すタイミン
グチヤートが示されており、同図から明らかな
ようにラインバツフアメモリ１４は、モード切
替端子に入力される信号により、各画素毎にそ
の画素周期における前半の約三分の一の期間は
読出モード、中間の約三分の一の期間は消去モ
ード、後半の約三分の一の期間は書込モードに
制御される。

ここにおいて実施例の装置はCRTの水平走
査１本当りブランキングを含めて352画素、ブ
ランキングを除くと256画素が含まれているた
め、このようなラインバツフアメモリ１４の各
画素毎の一連のモード切替は、水平走査１本当
り352回繰返されることになる。

従つてこのようにラインバツフアメモリが各
モードに制御されている期間内に、該ラインバ
ツフアメモリ１４のいづれか一方のメモリ部を
選択すれば、当該メモリ部はモード切替端子に
入力されている信号、すなわち読出消去モード
あるいは書込モードのいづれかに制御されるこ
とになる。

実施例において、このように各メモリ１４−
１，１４−２の選択は前記切替スイツチ４４に
より第９図に示すメモリ部選択用クロツクKB
に従つて行われる。このクロツクKBは、任意
行の水平走査にて、第９図の実線に示すように
出力され、この任意行の水平走査が終了し、次
行の水平走査が開始されると、その位相が反転
し第９図の破線で示すようの出力される。

すなわち、この切替スイツチ４４は、CRT
の任意行の水平走査期間において、同期信号発
生回路２６からメモリ部切替用のクロツクKB
が出力されている期間内は一方のメモリ部、例
えば第１のメモリ部１４−１を選択し、クロツ
クKBがオフされている期間内は他のメモリ
部、例えば第２のメモリ部１４−２を選択す
る。

そして、この任意行の水平走査が終了し次行
の水平走査が開始すると、同期信号発生回路２
６から出力されるクロツクKBの位相が反転さ
れ、切替スイツチ４４はメモリ部の順序を入替
えて選択する。すなわち、クロツクKBが出力
されている期間内は一方のメモリ部、例えば第
１のメモリ部１４−１を選択し、クロツクKB
がオフされている期間内は他方のメモリ部、例
えば第２のメモリ部１４−２を選択する。

実施例において、第９図のタイミングチヤー
トに示すごとく、クロツクKBは、その出力時
にメモリ部１４−１を、オフの時にメモリ部１
４−２を指定し、クロツクＫ２，Ｋ３は出力時
に書込、オフの時に読出状態を指定する。この
ようにどのメモリ部を指定するかはクロツク
KBで行い、その指定されたメミリ部の読出又
は書込状態の指定はクロツクＫ２，Ｋ３により
行われている。

従つて、実施例の切替スイツチ４４は、第９
図の実線で示すごとく任意行のCRT水平走査
期間内において、各画素サイクル内における読
出消去モード制御時は第１のメモリ部１４−１
を選択し一画素分のデータの読出消去を行い、
書込モードに制御時には、第２のメモリ部１４
−２を選択し第２のメモリ部１４−２の指定ア
ドレス内に一画素分のデータの書込を行う。そ
して、このような第１のメモリ部１４−１と第
２のメモリ部１４−２の選択を各画素毎に交互
に繰返し、CRTの任意行における水平走査を
終了する。

次に、CRTの任意行における水平走査が終
了し次行の水平走査が開始すると、第９図の破
線で示すごとくメモリ部１４−１，１４−２の
選択タイミングが反転され、各画素サイクル内
における読出消去モード制御時に第２のメモリ
部１４−２が選択され、書込モード制御時に第
１のメモリ部の選択が行われる。

実施例の装置は、このようなメモリ部１４−
１，１４−２に対する選択を、CRTの各行毎
の水平走査が終了する度に反転させながら順次
繰返し行うため、CRTの任意の行における水
平走査において、一方のメモリ部からのデータ
の読出及び他方のメモリ部に対するデータの書
込が平行して行われることになる。

(3‐1) ラインバツフアメモリへのデータの書込み ここにおいて、ラインバツフアメモリ１４
内へのデータの書込を行う場合には、その書
込アドレスを指定してやることが必要とな
る。実施例において、このような書込アドレ
スの指定は、水平位置カウンタ４６により、
標体情報メモリ２４から標体の水平位置デー
タＤ４を読み出すことにより行われる。

すなわち、実施例の水平位置カウンタ４６
には、インレンジ信号Ｓ３及び同期信号発生
回路２６から供給される水平位置データ出力
命令信号Ｐ４がアンドゲート５６を介してモ
ード切替端子に入力されており、水平位置カ
ウンタ４６は、このアンドゲート５６の出力
がＨレベルとなつた際標体情報メモリ２４か
ら読出された水平位置データＤ４のプリセツ
トを行う。

そして、この水平位置カウンタ４６はこの
ようにしてプリセツトされた水平位置データ
Ｄ４に、同期信号発生回路２６から供給され
るクロツクＫを加算しその計数を進めて行
く。この水平位置カウンタ４６の計数値はラ
インバツフアメモリ１４の書込アドレスを指
定するアドレス信号となり、このアドレス信
号はクロツクK₂に同期してスイツチ４４を
介しラインバツフアメモリ１４に供給され
る。

このようにして、ラインバツフアメモリ１
４に書込アドレス信号が供給されると、ライ
ンバツフアメモリ１４はモード切替端子にア
ンドゲート５２、オアゲート５４を介して供
給されるデータ書込用のクロツクＫ２に同期
して映像彩色合成回路４０から供給される標
体映像彩色信号をアドレス信号に対応する番
地に書込記憶する。

このような書込記憶は、前記第９図に示す
書込モードのタイミングに従つて、各画素毎
に行われる。なお、このような書込動作はラ
ツチ回路３４からインレンジ信号Ｓ３が出力
されていない場合、すなわち、垂直位置デー
タＤ１の値と垂直同期信号Ｖの値との比較の
結果、走査線に標体を表示しないと判断され
た場合には、アンドゲート５６はＨレベルの
書込信号を出力しないため、ラインバツフア
メモリ１４への映像彩色合成回路４０からの
標体映像彩色信号の書込は行われない。

以上が一番目の標体に関して標体情報メモ
リ２４の読出から標体映像彩色信号ラインバ
ツフアメモリ１４への書込動作であるが、実
施例の装置においてはこれら動作が引続き二
番目からＮ番目の標体についてCRTの位置
水平走査期間内に繰返して行われる。このと
き、二番目以降の標体の標体映像彩色信号が
それ以前にラインバツフアメモリ１４内に予
め書きこまれている標体の標体映像彩色信号
と重なつた場合には、その後の信号は先にラ
インバツフアメモリ１４内に書込まれている
標体映像彩色信号を消去しその上に書込まれ
る。

このようにして、実施例の装置では、
CRTの任意行における水平走査期間内に、
切替スイツチ４４により選択されたラインバ
ツフアメモリ１４の一方のメモリ部に対し次
行の水平走査における画像表示用のデータの
書込が行われる。この際、ラインバツフアメ
モリ１４にはCRTの１回の水平走査を構成
する画素数に対応したデータの書込を行うこ
とが可能となり、画像表示の為に必要とされ
る充分なデータの書込を行うことが可能とな
る。

(3‐2) ラインバツフアメモリからのデータの読出 このようにして行われるラインバツフアメ
モリ１４の一方のメモリ部への標体映像彩色
信号の書込と平行して、このラインバツフア
メモリ１４の他方のメモリ部からは、先の行
の水平走査期間内に書込まれた標体映像彩色
信号の読出消去が次にようにして行われる。

まず、同期信号発生回路２６から水平同期
信号Ｈが読出アドレスとして切替スイツチ４
４に入力され、この水平同期信号Ｈは各画素
サイクル内の読出モードに同期してラインバ
ツフアメモリ１４に供給される。

このようにして、ラインバツフアメモリ１
４にに読出アドレス信号が供給されるとライ
ンバツフアメモリ１４は、第９図に示す各画
素サイクル内の読出モードに同期して他のメ
モリ部に入力されたデータの読出を、各画素
毎に＄00〜＄FFに向け行い、このようにし
て読出された標体映像彩色信号データはラツ
チ回路４８にて一旦ラツチされた後、彩色回
路５８に供給される。

この彩色回路５８は、入力された信号にカ
ラー処理を施し、赤、緑、青のカラービデオ
信号としてCRTに向け出力し、CRT上には
走査に対応した位置に標体の映像が画像表示
される。

なお、ラインバツフアメモリ１４の内容
は、読出されると次の消去モードにて直ちに
消去され次行における水平走査期間内のデー
タの書込に備える。

以上がラインバツフアメモリ１４の各メモリ部
１４−１，１４−２への標体映像彩色信号の書込
及び読出動作の説明であり、このような各メモリ
部１４−１，１４−２への書込動作、読出動作は
CRTの各行における水平走査が終了する度に反
転され繰返して行われることになる。

従つて、本実施例の装置では、同一モードで動
作する一組のメモリ素子を用いて、モードの異な
る二組のメモリ素子を用いラインバツフアメモリ
１４を構成する場合と同様の情報量の書込及び読
出を行うことが可能となる。

この結果、第１０図に示すごとく、実施例の装
置では、ラインバツフアメモリ１４と他の回路と
の接続に、アドレス用として10ライン（第４図に
示す従来装置に比しアドレスラインが１ライン増
えているのは、ラインバツフアメモリ１４内に二
組のメモリ部を設定することが必要であるからで
ある。）、データ入出力量として８ライン、モード
切替用として１ラインの計19ラインを必要とする
のみであり、第４図に示す２組のメモリ素子を用
いてラインバツフアメモリ１４を形成する従来装
置に比し、必要とするライン数を約半数以下に減
少させることが可能となり、この結果回路全体の
集積化を図ることが可能となる。

また、本実施例のように、ラインバツフアメモ
リ１４を一組のメモリ素子を用いて構成すること
により書込アドレス指定用の水平位置カウンタ４
６が一組で済み、更に各メモリ素子選択用の切替
スイツチ及びこれに附随する回路等が不要となる
ため回路全体を著しく簡素化することが可能とな
り、回路の集積度を高めしかも低コスト化を図る
ことが可能となる。

［作用］ 本実施例の装置は、以上の構成から成り次にそ
の作用を説明する。

本実施例の装置を用いて、例えばキヤラクター
コード＄01をもつて特定される標体イメージを
CRT上の所定位置に表示する場合を考える。こ
の場合には、CPU２２により表示標体の垂直位
置データＤ１、標体識別データＤ２、彩色識別デ
ータＤ３、水平位置データＤ４から成る標体表示
情報が演算され、標体情報メモリ２４内に書込記
憶される。

このようにして標体情報メモリ２４内に書込記
憶された表示情報は、同期信号発生回路２６から
水平同期信号Ｈが出力される度に全て読出され
る。そして、表示情報の内垂直位置データＤ１は
比較及び演算ユニツト３０において垂直同期信号
Ｖと加算され、その加算値の上位ビツトは標体の
表示開始を現わすインレンジ信号Ｓ３としてラツ
チ回路３４から変換出力され、また加算値の下位
４ビツトは表示位置を現わす標体アドレス信号と
してラツチ信号３４を介して出力される。

そして、実施例の装置は、ラツチ回路３４から
インレンジ信号Ｓ３が出力されると、標体画像メ
モリ１０から標体識別信号＄01をもつて特定され
る標体イメージの読出を開始する。この際、標体
画像メモリ１０から読出される標体イメージの座
標画素情報は、一行毎に順次読出されることにな
る。

そして、このようにして読出された情報は、並
列直列変換回路３８、映像彩色合成回路４８を介
してラインバツフアメモリ１４に供給される。

ここにおいて本実施例の装置では、まず題２図
に示すアドレス＄3000行の座標画素情報が読出さ
れる。この場合にはこの座標画素情報は、任意行
の水平走査期間内に水平位置データＤ４によつて
特定される第１のメモリ部１４−１のアドレスに
各画素毎に書込記憶される。この書込は、第９図
に示す各画素サイクルの書込モード期間内に行わ
れる。

そして、このようにして＄3000の座標画素情報
が第１のメモリ部１４−１に書き込まれ、任意行
の水平走査が終了し次行の水平走査が開始する
と、次にラインバツフアメモリ１４の第２のメモ
リ部１４−２内へ前述と同様にしてアドレス＄
3001の座標画素情報が書込記憶される。

この際、書込第２のメモリ部１４−２への座標
画素情報の書込と平行して、第９図に示す各画素
サイクルの読出モード期間内に、第１のメモリ部
１４−１内に記憶された座標画素情報の読出が行
われる。

このようにして実施例の装置は、任意行にて一
方のメモリ部に対する読出消去と、他方のメモリ
部に対する書込とを各画素毎に交互に繰返して行
い、次行において前記読出消去と書込とを両メモ
リ部に対して反転させ、このような各行毎の動作
を一画面分繰返して行い一枚の画面の読出及び書
込を行う。

従つて、本実施例の装置によれば単一モードで
動作するメモリ素子を用いてラインバツフアメモ
リを構成した場合でも、これをCRTの位置水平
走査の各画素サイクル内において、メモリ素子の
モードを書込消去モードと読出モードとに交互に
切りかえてデユアルラインバツフアメモリ方式と
して使用することが可能となり、ラインバツフア
メモリ１４と異なるモードで動作する二組のメモ
リ素子を用いて形成した場合と同量のデータの書
込及び読出を行うことが可能となる。

［他の実施例］ なお、前記実施例は、ラインバツフアメモリ１
４を、第１のメモリ部１４−１と第２のメモリ部
１４−２の２個のメモリ部を有するメモリ素子を
用いて形成した場合を例にとり説明したが、本発
明はこれに限らず、ラインバツフアメモリ１４を
３個以上の複数のメモリ部を有し同一モードで動
作するメモリ素子を用いて形成することも可能で
ある。

この場合には、任意行の水平走査にていづれか
のメモリ部に対する読出と他のメモリ部に対する
書込とを各画素毎に順次繰返してを行い、次行の
水平走査において、前記読出と書込とを各メモリ
部に対して変化させ、このような各行毎の動作を
一画面分繰返して行い、一枚の画面の読出書込を
行えば良い。

例えば、ラインバツフアメモリ１４として第１
のメモリ部、第２のメモリ部及び第３のメモリ部
の３個のメモリ部を有し同一モードで動作するメ
モリ素子を用いた場合には、ラインバツフアメモ
リ１４の各画素サイクルにおけるモードを、読出
モード、消去モード、書込モード、書込モードの
４つのモードに分割しデータの書込読出を次のよ
うにして行う。

例えば任意行のCRT水平走査にて、第１のメ
モリ部が読出消去モード、第２のメモリ部が書込
モード、第３のメモリ部が書込モードに各画素サ
イクル毎に制御され、データの読出と書込が行わ
れると、次行のCRT水平走査においては第２の
メモリ部が読出消去モード、第３のメモリ部が書
込モード、第１のメモリ部が書込モードにそれぞ
れ各画素サイクル毎に制御され、データの書込及
び読出が行われ、更に次行におけるCRT水平走
査がにおいては、第３のメモリ部が読出消去モー
ド、第１のメモリ部が書込モード、第２のメモリ
部が書込モードにそれぞれ各画素サイクル毎に制
御され、データの書込及び読出が行われる。

このようにしてラインバツフアメモリ１４とし
て３個のメモリ部を有するメモリ素子を用いた場
合には、各メモリ部に対するデータの読出消去と
書込とがCRTの各行における水平走査が終了す
る度に順次変化して行われ、一枚の画面の読出及
び書込を行う。

従つて、このようなラインバツフアメモリ１４
を用いた場合には、前記実施例の場合と比しデー
タの書込に約二倍の時間を得ることができるた
め、各メモリ部にさらに充分なデータの書込を行
うことが可能となり、例えばこのような装置を標
体の画像表示装置に用いた場合には、CRT上に
表示することが可能な標体数を更に増加させるこ
とが可能となる。

また、本発明に係るラインバツフアメモリ１４
を複数組設けることにより、CRT上に表示可能
な標体数を飛躍的に増大させることが可能とな
る。

発明の効果 以上説明したように、本発明によれば、ライン
バツフアメモリへのデータの書込及び読出を行い
CRTの画像表示を行う場合に、ラインバツフア
メモリを同一モードで動作するメモリ素子を用
い、異なるモードで動作する複数のメモリ素子を
用いた場合と同量の情報量の書込及び読出を行う
ことが可能となる。この結果本発明によれば、ラ
インバツフアメモリと他の回路とを接続するに要
するライン数を少なくても従来の約半数以下に減
少させることが出来るため回路全体の集積化を図
りその信頼性を向上させることができる。更に使
用するメモリ素子数の減少により装置全体のコス
トダウンを図ることも可能となる。

【図面の簡単な説明】

第１図は従来の方法を用いた標体の画像表示装
置を示す説明図、第２図は標体画像メモリに記憶
されている標体イメージの説明図、第３図及び第
４図は従来のデユアルラインバツフアメモリを用
いた標体の画像表示装置を示す説明図、第５図は
本発明の回路を用いた標体の画像表示装置の好適
な実施例を示すブロツク図、第６図は標体の画像
表示を行うCRTの説明図、第７図はCRTの水平
走査及びブランキングを示すタイミングチヤート
図、第８図は第５図に示す装置に用いられるライ
ンバツフアメモリの説明図、第９図は第５図に示
す装置により行われる各画素サイクル毎のデータ
の書込及び読出のタイミングチヤート図、第１０
図は本実施例の装置におけるラインバツフアメモ
リと他の回路との接続ラインを示す説明図、第１
１図は本発明の他の実施例のタイミングチヤート
を示す説明図である。 １４……ラインバツフアメモリ、１４−１……
第１のメモリ部、１４−２……第２のメモリ部。

Claims (1)

1. 【特許請求の範囲】 １ 同一モードで動作し、ラインバツフアとして
   機能する複数のメモリ部を有するメモリ素子と、 ラスタ走査の各画素走査毎に、画素走査期間の
   前半または後半のいずれかの区間で前記メモリ素
   子を読出し可能モードに制御し、残りの区間で前
   記メモリ素子を書き込み可能モードに制御するモ
   ード切り替え手段と、 任意行の各画素走査毎にいずれか一方のメモリ
   部に対し書き込みアドレスを出力し画素データの
   書き込みを行い、他のメモリ部に対し読出しアド
   レスを出力し画素データの読出を行うとともに、
   次行において書き込みと読出とを各メモリ部に対
   し反転させるという一連のバンク作業を各行毎に
   １画面分繰り返して行うバンク切り替え手段と、
   を含み、共通のメモリ素子を用いて各行毎の画素
   データの書き込みと読出とを行うことを特徴とす
   る画面情報の読出書込み回路。