JPS60128492A - 画面情報の読出書込み回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画面情報の読出書込方法、特にラインバッフ７
メモリに対する画面情報の読出及び書込方法の改良に関
する。　“ 背景技術 ・　従来より、ラインバッファメモリを用いて画面情報
の続出及び書込を行いＣＲＴ上に所定の画像を表示する
画像表示装置が周知であり、ビデオゲーム、シュミレー
タ、設計作図装置及びその他の用途に幅広く用いられて
いる。

第１図にはこのような画像表示装置の簡単なブロック図
が示されており、この画像表示装置は、ＣＲＴ上に表示
される画面上に複数の移動標体を同時に画像表示するビ
デオゲームを行うものである。

このため、画像表示装置は、標体画像メモリ１０内に、
第２図に示すごとく標体イメージを垂直及び水平方向の
座標画素情報として記憶し、記憶した各様体イメージに
標体読出用のキャラクタ−コードを設けている。そして
、画像処理回路１６を用いて標体画像メモリ１０からこ
のキャラクタコードによって特定される標体イメージを
読出し、ＣＲＴｌ２上にラスター画像表示している。

ここにおいて、標体画像メモリ１０からの標体イメージ
の読出は、ラスター走査の水平同期信号に基づいて一行
毎に行われ、このようにして読出された情報は、一般に
ラインバッファメモリ１４内へ一旦書込記憶された後、
ＣＲＴｌ２上に画像表示される。

ところで、従来このようなラインバッファメモリ１４は
、同一モードで動作するメモリ素子を用いて形成されて
いたため、データの書込と読出とを同時に行うことがで
きず、従ってラインバッファメモリ１４への標体イメー
ジの書込と、ラインバッファメモリ１４内へ書込まれた
標体イメージの読出と、を同時に行うことができなかっ
た。

このため、従来の画像表示装置は、ラインバッファメモ
リ１４への標体イメージに関するデータの書込をＣＲＴ
の各水平走査におけるブランキング時間内に行い、この
ようにして書込まれた画面情報を次の行の水平走査期間
内に読出す動作を各水平走査毎に繰り返して行い、ＣＲ
Ｔｌ　２上に所定の標体画像を表示していた。

しかし、ＣＲＴｌ　２のブランキング時間は比較的短時
間であるため、このブランキング時間内にラインバッフ
７メモリ１４内へ書込記憶できるデータ量は限定されて
しまい、この結果、ＣＲＴｌ２上にはブランキング時間
によって制限された個数の移動標体しか表示できないと
いう欠点があった。

このため、従来第３図に示すように、ラインバッファメ
モリ１４としてとして異なるモードで動作する２組の素
子１４ａ、１４ｂを用いたデュアルライン型の画像表示
装置が提案されており（特願昭５７−１５１２８２）　
、この画像表示装置は各組のメモリ素子１４ａ、１４ｂ
の書込及び読出動作をＣＲＴの水平走査に同期して交互
に切換え、これによりＣＲＴｌ２の各水平走査期間内で
一方の組のメモリ素子１４ａの書込と他方の組のメモリ
素子１４ｂへのデータの読出とを同時に行うことを可能
としている。

従って、このような従来装置によれば、ラインバッファ
メモリ１４へのデータの書込がＣＲＴ水平走査のブラン
キング期間内に限定された第１図の装置に比し、書込期
間を十分に取ることができるため、−回の書込動作でラ
インバッファメモリ１４に書込できる情報量が極めて多
くなり、第１図の装置に比しＣＲＴＩ　２上に多くの移
動標体を画像表示することができる。

ところで、このような画像表示装置では、ラインバッフ
ァメモリ１４内へのデータの書込及び読出を制御する画
像処理回路１６と各ラインバッファメモリ１４を形成す
る各メモリ素子１４ａ、１４ｂの外部端子とをそれぞれ
接続してやることが必要であり、この場合には回路全体
の集積度を高める上で画像処理回路１６とラインバッフ
ァメモリ１４を構成する各メモリ素子１４ａ、１４ｂと
の接続ラインはできるだけ少ないほうが好ましし）。

しかし、従来のデュアルライン方式を採用した画像表示
装置では、第４図に示すごとく、ラインバッファメモリ
１４を形成する各メモリ素子１４ａ、１４ｂがそれぞれ
異なるモードで動作するため、これら各メモリ素子１４
ａ、１４ｂは画像処理回路１６とをそれぞれ別のライン
を用いて接続してやることが必要となり、この結果ライ
ンバッファメモリ１４の接続に要するライン数が多くな
り回路全体の集積度が低下し装置の信頼性の向上及びコ
ストダウンを図る上での妨げとなるという欠点があった
。

特に、従来の装置では、−組のメモリ素子の接続に、例
えばアドレス用として９ライン、データの入出力用とし
て８ライン、リードライト信号用として１ラインの計１
８ラインの接続が必要である。このため、このようなラ
インバッファメモリ１４としてメモリ素子を二組設ける
と接続ラインが倍、すなわち３８ラインが必要となり回
路全体の集積路を高める上での大きな妨げとなっていた
。

１貝！Ｊ口ｉ 本発明は、このような従来の課題に鑑み為されたもので
あり、その目的は、ラインバッフ１メモリに書込及び読
出できる情報量の低下をまねくことなく、回路全体の集
積度を高めることの可能な画面情報の続出書込方法を提
供することにある。

１１匹１【 前記目的を達成するため、本発明の方法は、ラインバッ
ファメモリとして、複数のメモリ部を有し同一モードで
動作するメモリ素子を用い、任意行にていづれかのメモ
リ部に対する読出と他のメモリ部に対する書込どを各画
素毎に順次繰返して行い、次行において前記読出と書込
とを各メモリ部に対して変化させ、前記各行毎の動作を
一画面分繰返して行い、一枚の画面の読出及び書込を行
うことを特徴とする。

以上の構成とすることにより、本発明によれば、ライン
バッファメモリへ書込及び読出する情報ｍヲ蹴少するこ
となく、ラインバッファメモリを単一モードで動作する
メモリ素子を用いて形成することができる。このため、
ラインバッファメモリの接続に要するライン数を少なく
とも従来の約半分以下に減少させることができ、回路全
体の集積度を著しく向上し回路の信頼性を高めることが
できる。更に使用するメモリ素子が少なくなるため装置
全体の低コスト化を図ることが可能となる。

実施例 次に本発明の好適な実施例を図面に基づき説明する。な
お、前記第１図又は第３図に示した従来装置ど対応する
部材には同一符号を伺しその説明は省略する。

第５図には、本発明の方法を適用した標体の画像表示装
置の好適な実施例が示されており、この画像表示装置は
、標体イメージが垂直及び水平方向の座標画素情報とし
て記憶されている標体画像メモリ１０を含み、この標体
画像メモリ１０からＣＲＴの水平走査に同期して標体の
座標画素情報を読出してラインバッファメモリ１４内へ
順次書込記憶し、このようにして読出された座標画素情
報をＣＲＴ上にラスター画像表示するものである。

本発明の特徴的事項は、ラインバッファメモリ１４とし
て同一モードで動作するメモリ素子をデータの書込記憶
情報量を低下させることなく使用可能としたことにある
。

すなわち、本発明は、ラインバッファメモリ１４として
、複数のメモリ部を有し同一モードで動作するメモリ素
子を用い、このメモリ素子に対し、任意行におけるＣＲ
Ｉ−水平走査にていづれかのメモリ部に対する読出と他
のメ１り部に対する円込とを各画素毎に順次繰返して行
い、次行におけるＣＲＴ水平走査にて前記読出ど書込と
を各メモリ部において変化さゼ、前記各行毎の動作をＣ
ＲＴ−画面分繰返して行うものである。

このようにすることにより、本発明によれば、同一モー
ドで動作するメモリ素子を用い、異なるモードで動作す
る複数のメモリ素子を用いた場合と同様の情報量を書込
及び読出するラインバッファメモリ１４を形成すること
が可能となる。

この結果、本発明よれば、充分な情報ｍの書込、読出を
行うラインバッファメモリ１４が全く同一モードで動作
するメモリ素子をもって形成されることとなり、ライン
バッファメモリ１４とこれに接続する回路とのライン数
を従来の少なくとも約半分以下に減少させ、回路全体の
集積化を図ることが可能となる。

実施例において、標体画像メモリ１０には、一つの種類
の標体について一つの標体イメージが第２図に示すごと
く８×８ビツトの垂直及び水平方向の座標画素情報とし
て記憶されている。そして、この標体画像メモリ１０内
には一般に複数種類の標体イメージが記憶されているた
め、各標体イメージには第２図に示すごとく、識別用の
キャラクタコードがそれぞれ設定されており、また各標
体イメージの座標画素情報を構成する各行の情報には所
定のアドレスが設定されている。従って、この標体画像
メモリ１０からの標体イメージの読出は、キャラクタコ
ードによって標体を特定し、アドレス信号によってその
座標画素情報から続出される行の情報を特定することに
より行う。

そして、このように標体画像メモリ１Ｏに記憶された標
体イメージの座標画素情報は所定の組合わせで一行毎に
順次ラインバッファメモリ１４内へ書込記憶され、この
ようにして記憶された情報は水平走査信号に同期して読
出されＣＲＴ上にラスク画像表示される。

なお、実施例において使用されるＣＲＴとしては、第６
図に示Ｊごとくその画面が１６進数表記で＄００〜＄Ｆ
Ｆ内の垂直、水平座標信号を以て表わされるものが使用
されている。（＄マークは、次に続く数が１６進数表記
で表わすことを表わす）次に、−このように標体画像メ
モリ１０内に記憶された各標体の座標画素情報をライン
バッフ７メモリ１４内へ読出し、これをＣ’＋１Ｔ上に
表示する回路の具体的構成を順に追って説明する。

（１）画像情報の設定 まずＣＲＴ上に標体を画像表示するにあたって、その画
像情報を設定してやることが必要となる。

実施例の装置においては、プログラムメモリ２０内に予
め設定された所定のプログラムが記憶されている。そし
て、このプログラムメモリ２Ｏから出力される所定のプ
ログラム信号及びごデオゲームのプレイヤーが外部から
入力する外部入力信＠Ｓ１に基づき、ＣＰＵ２２は、表
示標体を特定する標体識別データ、表示標体の色彩を特
定する彩色識別データ、ＣＲＴ上における標体の表示位
置を示す垂直位置データ及び水平位置データの４つのデ
ータを、各標体毎に演算し、これら各標体の表示情報は
標体情報メモリ２４内に入力される。標体情報メモリ２
４はこのようにして各標体の表示情報が入力されると、
入力された表示情報を各標体毎に、第１の標体、第２の
標体・・・第Ｎの標体として書込記憶する。

これにより、標体情報メモリ２４内には、ＣＲＴの画面
内に表示される各標体の表示情報が書込記憶されること
になる。

（２）標体画像メモリ１０からの画像情報の読出前述し
たごとく、標体情報メモリ２４内に各標体の表示情報が
設定されると、次にこの標体の表示情報に基づき標体画
像メモリ１０から該当する標体イメージの座標画素情報
を読みだすことが必要となる。

実施例の装置においては、このような標体情報メモリ２
４へのデータの書込及び続出、その他の全体的な制御を
行うため、同期信号発生回路２６が設けられており、こ
の同期信号発生回路２６は通常のカラーテレビジョンの
映像表示に伴う信号に対応する垂直同期信号Ｖ１水水平
用信号Ｈ１消去信号Ｅ１複合ブランキング信号Ｂ１複合
同期信号Ｃ１を出力している。第７図において、０Ｓ１
１ｓ、２Ｓ、３８．・・・は水平走査期間をそして、Ｉ
Ｂ、２Ｂ、３Ｂ・・・はブランキング期間を示している
。

そして、標体情報メモリ２４へ第１の標体から第Ｎの標
体までのデータの書込が終了すると、スイッチ２８はＣ
ＰＵ２２から書込信号Ｓ２の入力があった場合にはＣＰ
Ｕ側の書込アドレスを選択し、ＣＰＵ２２からの書込信
号＄２がオフされた場合には同期信号発生回路２６から
の出力される続出アドレスを選択し標体情報メモリ２４
に入力する。この標体情報メモリ２４の書込又は読出の
アドレスは、いづれの場合も標体識別番号コないしＮに
対応している。

そして、同期信号発生回路２６から水平同期信号１−１
が出力される度に、標体情報メモリ２４に記憶された各
標体の表示情報のすべてが、第１の標体から第Ｎの標体
まで順次読出出力される。

実施例において、標体情報メモリ２４にはＮ個の移動標
体に関するデータが記憶されているため、ＣＲＴ上には
Ｎ個の移動標体が画像表示可能とな一す、ここにおいて
、標体情報メモリ２４に記憶された各標体１ないしＮの
読出は、まず最初に標体１に関する垂直位置データＤ１
、標体識別データＤ２、彩色識別データＤ３、水平位置
データＤ４、が順次読出され、次に標体２に関するデー
タ、標体３・・・標体Ｎに関するデータが同様にして順
次読出される。

このようにして、標体情報メモリ２４からまず一番目の
移動標体の垂直位置データのＤｌが読出されると、この
垂直位置データＤ１は比較及び減算ユニット３Ｏに入力
され、ここでデータＤ１はそのときの垂直同期信号Ｖと
減算され出力される。

実施例において、垂直位置データＤ１及び垂直同期信号
ＶはＣＲＴの水平走査線本数＄ＦＦと対応するよう、い
づれも＄００ないし＄ＦＦの数字とを対応する８ビツト
の情報を以て構成されている。

そして、この比較及び減算ユニツ１−３０は、ｃＲＴの
画像走査が垂直位置データＤ１により特定される垂直位
向にまで達すると、＄Ｆｏを演算出力し、その＄１：０
から＄Ｆ［までの範囲で標体画像メモリ１０からの標体
イメージの読出を指示する。

ここにおいて、比較及び減算ユニット３Ｏがら出力され
る８ピツ１〜の演算結果のうち、上位４ビツトはアンド
ゲート３２を介してラッチ回路３４に入力され、演算結
果の下位４ビツトはそのままアドレス情報としてラッチ
回路３４に人力される。

ここにおいて比較及び減算ユニット３ｏの演算出力が＄
Ｆ０ないし＄ＦＦの範囲にある場合には、その演桿出力
の上位４ビツトは全て２進数の１、ずなわち＄Ｆの時で
ある。このため、アンドゲート３２からは前記演算出力
は＄ＦＯないしＦＦの範囲にある場合にのみＨレベルの
信号はラッチ回路３４に入力される。

このようにアンドゲート３２からＨレベルの信号が入力
されると、ラッチ回路３４はそのＨレベルの信号を、同
期信号発生回路２６から垂直位置データ出力命令信号Ｐ
１が入力された際ラッチしこれに同期してインレンジ信
号Ｓ３を出力する。

このインレンジ信号Ｓ３は、ＣＲＴ上において次に走査
する走査線上に標体を画像表示すべきことを意味するも
のであり、後述するアンドゲート及び同期信号発生回路
２６等へそれぞれ入力される。

また、比較及び減算ユニット３Ｏから出力される下位４
ビツトは、同期信号発生回路２６より出゛力される垂直
位置データ出力命令信号Ｐ１によりラッチ回路３４にて
ラッチされ、垂直ラインｆｆｉ号として標体画像メモリ
１０に入力される。

この標体画像メモリ１Ｏは、画像の形状を定めるキャラ
クタ−ジェネレータとして機能するものであり、実施例
においてこの標体画像メモリ１０には、一つの種類の標
体について一つの標体イメージが第２図に示すごとく垂
直及び水平方向の座標画素情報として記憶されている。

そして、この標体画像メモリ１０内には、一般に複数種
類の標体イメージが記憶されているため、各標体イメー
ジには第２図に示すごとく、識別用のキャラクタ−コー
ドがそれぞれ設定されており、また各標体イメージの座
標画素情報を構成する各行の情報には所定のアドレスが
設定されている。

従って、この標体画像メモリ１Ｏから標体イメージを読
出すにあたって、キャラクタ−コードによって標体を特
定し、垂直ライン信号によってその座標画素情報から読
出される行アドレスを特定することが必要となる。

このため、ラッチ回路３４からインレンジ信号Ｓ３が出
力され、ＣＲＴ上における標体の表示が指示されると、
同期信号発生回路２６から標体識別データ出力命令信号
Ｐ２が出力され、この信号Ｐ２が出力されるとラッチ回
路３６は標体情報メモリ２４から一番目の標体の標体識
別データＤ２を読出ラッチする。このラッチされた標体
識別データＤ２は標体画像メモリ１０から読出される標
体イメージのキャラクタ−コードである。そして、この
標体識別データＤ２により特定される標体イメージが標
体画像メモリ１０の格納番地からアクセスされ、ラッチ
回路３４から出力された垂直ライン信号により標体イメ
ージの行アドレスを指定し、′標体イメージの一行分の
座標画素情報８ビツトを読出す。

このようにして読出された８ビツトの座標画素情報は、
並列直列変換回路３８に入力される。入力された８ビツ
トの座標画素情報は、同期信号発生回路２６から出力さ
れるクロックに＋に同期してこの並列直列変換回路３８
で直列映像信号に変換され映像彩色合成回路４０に入力
される。

また、前述したごとく、ラッチ回路３４からインレンジ
信号Ｓ３が入力されると、同期信号発生回路２６から彩
色識別データ出力命令信号Ｐ３がラッチ回路４２に向は
出力される。ラッチ回路４２はこの命令信号Ｐ３が入力
されると、標体情報メモリ２４から一番目の標体の彩色
識別データＤ３をラッチし、ラッチしたデータＤ３を映
像彩色合成回路４０に入力する。

（３）ラインバッファメモリへのデータの書込読出 映像彩色合成回路４Ｏは、このようにして入力される彩
色識別データＤ３と、並列直列変換回路３８から入力さ
れる直列映像信号とを合成し、標体映像を彩色信号とし
てラインバッフ１メモリー４に入力する。ラインバッフ
ァメモリー４は、このようにして標体画像メモリー０か
ら一行毎に読出される標体イメージの座標画素情報を映
像信号として一時記憶し、このようにして入力された映
像信号をＣＲＴの水平走査に同期して読出すという走査
を繰返して行い、ＣＲＴ上に読出された移動標体を画像
表示している。

本発明は、このようなラインバッフ１メモリー４として
、複数のメモリ部を有し同一モードで動作するメモリ素
子を用いている。そして、ＣＲＴの任意行の水平走査に
おいて、メモリ素子のいづれかのメモリ部に対する読出
と他のメモリ部に対する書込とを各画素毎に順次繰返し
て行い、次行の水平走査において前記読出と書込とを各
メモリ部に対して変化さぜ入このような各水平走査毎の
動作をＣＲ７１画面分繰返して行うことを特徴とする。

このようにすることにより、本発明によれば、書′込及
び読出を行う情報量の低下を引きおこすことなく、同一
モードで動作するメモリ素子を用いてラインバッフ７メ
モリ１４を構成することができる。従って、従来のごと
く異なるモードで動作覆る複数のメモリ素子を用いてラ
インバッファメモリ１４を形成した場合に比し、ライン
バッフ７メモリの接続に要するライン数を少なくとも従
来の約半分以下に低減することができ、回路全体の集積
化を図り、その信頼性を向上することが可能となる。

実施例においては、第８図に示すごとく、ラインバッフ
ァメモリ１４どして、アドレスがＯないし５１１の第１
のメモリ部１４−１と、アドレスが５１２ないし１０２
３の第２のメモリ部１４−２と、を有し単−ＩＣ化され
たメモリ素子を用いている。そして、任意行の水平走査
にて一方のメモリ部に対する続出消去と、他方のメモリ
部に対する書込とを各画素毎に交互に繰返して行い、次
行の水平走査にて前記読出消去と書込とを両メモリ部に
対して反転させ、このような各行毎の動作を一画面分繰
返して行い、一枚の画面の読出及び書込を行っている。

このようなラインバッファメモリ１４への書込続出を制
御するため、実施例の装置は、ラインバッファメモリ１
４内の第１のメモリ部１４−１及び第２のメモリ部１４
−２の書込及び読出アドレスを切替える切替スイッチ４
４と、標体情報メモリ２４内に記憶された水平位置デー
タＤ４に基づきラインバッファメモリ１４への書込アド
レスを指定する水平位置カウンタ４６と、ラインバッフ
ァメモリ１４の出力をラッチするラッチ回路４８と、を
含む書込読出制御回路５０が設けられている。なお、切
替スイッチ４４に入力される読出アドレスとしては、同
期信号発生回路２６から供給される水平同期信号１」が
用いられている。

実施例において、この読出書込制御回路５０は、装置全
体の集積化を図るため、ワンチップＩＣ素子をもって形
成されている。

また、この書込読出制御回路５Ｏ内には、前記回路に加
え、ラインバッフ７メモリ１４のモード切替え用信号を
供給するアンドゲート５２及びオアゲート５４が設けら
れている。そして、アンドグー１〜５２の一方の入力端
子にはインレンジ信号Ｓ３が供給され、他方の入力端子
には書込モード制御用のクロックに３が同期信号発生回
路２６から供給されており、このアンドゲートの出力は
オアゲート５４を介してラインバッファメモリ１４・の
モード切替端子に供給されている。更にこのラインバッ
フ７メモリ１４のモード切替端子には、これ以外にも同
期信号発生回路２６から供給される消去モード制御用の
クロックに３がオアゲー卜５４を介して供給されている
。なおこのラインバッファメモリ１４は、モード切替端
子にクロックに２、Ｋ３のいづれもが入力されていない
場合には、書込モードに制御される。

第９図にはこのようなＣＲＴの各水平走査を構成する最
少単位、すなわち各画素毎のクロックに２、Ｋ３の出力
タイミングを示すタイミングチャー１・が示されており
、同図から明らかなようにラインバッフ７メモリ１４は
、モード切替端子に入力される信号により、各画素毎に
その画素周期にお【ノる前半の約三分の−の期間は続出
モード、中間の約三分の−の期間は消去モード、後半の
約三分の−の期間は書込モードに制御される。

ここにおいて実施例の装置はＣＲＴの水平走査１本当り
ブランキングを含めて３５２画素、ブランキングを除く
と２５６画素が含まれているため、このようなラインバ
ッファメモリ１４の各画素毎の一連のモード切替は、水
平走査１本当り３５２回繰返されることになる。

従ってこのようにラインバッファメモリが各モードに制
御されている期間内に、該ラインバッフ１メモリ１４の
いづれか一方のメモリ部を選択すれば、当該メモリ部は
モード切替端子に入力されている信号、すなわち読出消
去モードあるいは書込モードのいづれかに制御されるこ
とになる。

実施例において、このように各メモリ１４−１．１４−
２の選択は前記切替スイッチ４４により第９図に示すメ
モリ部選択用クロックＫＢに従って行われる。このクロ
ックＫＢは、任意性の水平走査にて、第９図の実線に示
すように出力され、この任意性の水平走査が終了し、次
行の水平走査が開始されると、その位相が反転し第９図
の破線で示すにうの出力される。

すなわち、この切替スイッチ４４は、ＣＲＴの任意性の
水平走査期間において、同期信号発生回路２６からメモ
リ部切替用のクロックＫＢが出力されている期間内は一
方のメモリ部、例えば第１のメモリ部１４−１を選択し
、クロックＫＢがオフされている期間内は他のメモリ部
、例えば第２のメモリ部１４−２を選択する。

そして、この任意性の水平走査が終了し次行の水平走査
が開始すると、同期信号発生回路２５　ｈｊら出力され
るクロックＫＢの位相が反転され、切替スイッチ４４は
メモリ部の順序を入替えて選択する。すなわち、クロッ
クＫＢが出力されている期間内は一方のメモリ部、例え
ば第１のメモリ部１４−１を選択し、クロックＫＢがオ
フされている期間内は他方のメモリ部、例えば第２のメ
モリ部１４−２を選択する。

実施例において、第９図のタイミングチャートに示すご
とく、クロックＫＢは、その出力時にメモリ部１４−１
を、オフの時にメモリ部１４−２を指定し、クロックに
２．に３は出力時に書込、オフの時に読出状態を指定す
る。このようにどのメモリ部を指定するかはクロックＫ
Ｂで行い、その指定されたメミリ部の読出又は書込状態
の指定はクロックに２、Ｋ３により行われている。

従って、実施例の切替スイッチ４４は、第９図の実線で
示すごとく任意性のＣＲＴ水平走査期間内において、各
画素サイクル内における続出消去モード制御時は第１の
メモリ部１４−１を選択し一画素分のデータの読出消去
を行い、書込モードに制御時には、第２のメモリ部１４
−２を選択し第２のメモリ部１４−２の指定アドレス内
に一画素分のデータの書込を行う。そして、このような
第１のメモリ部１４−１と第２のメモリ部１４−２の選
択を各画素毎に交互に繰返し、ＣＲＴの任意性における
水平走査を終了する。

次に、ＣＲＴの任意性における水平走査が終了し次行の
水平走査が開始すると、第９図の破線で示すごとくメモ
リ部１４−１．１４−２の選択タイミングが反転され、
各画素ｆイクル内における続出消去モード制御時に第２
のメモリ部１４−２が選択され、書込モード制御時に第
１のメモリ部の選択が行われる。

実施例の装置は、このようなメモリ部１４−１．１４−
２に対する選択を、ＣＲＴの各行毎の水平走査が終了す
る度に反転させながら順次繰返し行うため、ＣＲＴの任
意の行における水平走査において、一方のメモリ部から
のデータの読出及び他方のメモリ部に対するデータの書
込が平行して行われることになる。

（３−１）ラインバッファメモリへのデータの書込み ここにおいて、ラインバッファメモリ１４内へのデータ
の書込を行う場合には、その書込アドレスを指定してや
ることが必要となる。実施例において、このような書込
アドレスの指定は、水平位置カウンタ４６により、標体
情報メモリ２４から標体の水平位置データＤ４を読み出
すことにより行われる。

すなわち、実施例の水平位置カウンタ４６には、インレ
ンジ信号Ｓ３及び同期信号発生回路２６から供給される
水、平位置データ出力命令信号Ｐ４がアンドゲート５６
を介してモード切替端子に入力されており、水平位置カ
ウンタ４６は、このアンドゲート５６の出力がトルベル
となった際標体情報メモリ２４から読出された水平位置
データＤ４のプリセットを行う。

そして、この水平位置カウンタ４６はこのようにしてプ
リセラ１へされた水平位置データＤ４に、同期信号発生
回路２６から供給されるクロックＫを加算しその計数を
進めて行く。この水平位置カウンタ４６の計数値はライ
ンバッフ７メモリ１４の書込アドレスを指定するアドレ
ス信号となり、このアドレス信号はクロックに２に同期
してスイッチ４４を介しラインバッファメモリ１４に供
給される。

このようにして、ラインバッフ１メモリ１４に書込アド
レス信号が供給されると、ラインバッファメモリ１４は
モード切替端子にアンドゲート５２、オアゲート５４を
介して供給されるデータ書込用のクロックに２に周期し
て映像彩色合成回路４０から供給される標体映像彩色信
号をアドレス信号に対応する番地に書込記憶する。

このような書込記憶は、前記第９図に示す書込モードの
タイミングに従って、各画素毎に行われる。なお、この
ような書込動作はラッチ回路３４からインレンジ信号＄
３が出力されていない場合、づなわち、垂直位置データ
Ｄ１の値と垂直同期信号Ｖの値との比較の結果、走査線
に標体を表示しないと判断された場合には、アンドゲー
ト５６はトルベルの書込信号を出力しないため、ライン
バッファメモリ１４への映像彩色合成回路４Ｏからの標
体映像彩色信号の書込は行われない。

以上が一番目の標体に関して標体情報メモリ２４の読出
から標体映像彩色信号ラインバッファメモリ１４への書
込動作であるが、実施例の装置においてはこれら動作が
引続き二番目からＮ番目の標体についてＣＲＴの位置水
平、走査期間内に繰返して行われる。このとき、二番目
以降の標体の標体映像彩色信号がそれ以前にラインバッ
フ１メモリ１４内に予め書きこまれている標体の標体映
像彩色信号と重なった場合には、その後の信号は先にラ
インバッファメモリ１４内に書込まれている標体映像彩
色信号を消去しその上に書込まれる。

このようにして、実施例の装置では、ＣＲＴの任意行に
おける水平走査期間内に、切替スイッチ４４により選択
されたラインバッフ７メモリ１４の一方のメモリ部に対
し次行の水平走査におｔプる画像表示用のデータの書込
が行われる。この際、ラインバッファメモリ１４にはＣ
ＲＴの１回の水平走査を構成する画素数に対応したデー
タの書込を行うことが可能となり、画像表示の為に必要
とされる充分なデータの書込を行うことが可能となる。

（３−２）ラインバッフ１メモリからのデータの読出 このようにして行われるラインバッファメモリ１４の一
方のメモリ部への標体映像彩色信号の書込と平行して、
このラインバッファメモリ１４の他方のメモリ部からは
、先の行の水平走査期間内に書込まれた標体映像彩色信
号の読出消去が次にようにして行われる。

まず、同期信号発生回路２６から水平同期信号Ｈが読出
アドレスとして切替スイッチ４４に入力。

され、この水平同期信号Ｈは各画素サイクル内の読出モ
ードに同期してラインバッファメモリ１４に供給される
。

このようにして、ラインバッファメモリ１４ににＭ　ｆ
ｌｆアドレス信号が供給されるとラインバッファメモリ
１４は、第９図に示す各画素サイクル内の読出モードに
同期して他のメモリ部に入力されたデータの続出を、各
画素毎に＄００〜＄ＦＦに向は行い、このようにして読
出された標体映像彩色信号データはラッチ回路４８にて
−Ｈラッチされた後、彩色回路５８に供給される。

この彩色回路５８は、入力された信号にカラー処理を施
し、赤、緑、青のカラービデオ信号としてＣＲＴに向は
出力し、ＣＲＴ上には走査に対応した位置に標体の映像
が画像表示される。

−なお、ラインバッファメモリ１４の内容は、読出され
ると次の消去モードにて直ちに消去され次行における水
平走査期間内のデータの書込に備える。

以上がラインバッファメモリ１４の各メモリ部１４−１
．１４−２への標体映像彩色信号の書込及び読出動作の
説明であり、このような各メモリ部１４−１．１４−２
への書込動作、読出動作はＣＲＴの各行における水平走
査が終了する度に反転され繰返して行われることになる
。

従って、本実施例の装置では、同一モードで動作する一
組のメモリ素子を用゛いて、モードの異なる二組のメモ
リ素子を用いラインバッファメモリ１４を構成する場合
と同様の情報ｍの書込及び読出を行うことが可能となる
。

この結果、第１０図に示すごとく、実施例の装置では、
ラインバッファメモリ１４と他の回路との接続に、アド
レス用として１０ライン（第４図に示す従来装置に比し
アドレスラインが１ライン増えているのは、ラインバッ
ファメモリ１４内に二組のメモリ部を設定することが必
要であるからである。）、データ入出力量として８ライ
ン、モード切替用として１ラインの計１９ラインを必要
とするのみであり、第４図に示す２組のメモリ素子を用
いてラインバッファメモリ１４を形成する従来装置に比
し、必要とするライン数を約半数以下に減少させること
が可能となり、この結果回路全体の集積化を図ることが
可能となる。

また、本実施例のように、ラインバッファメモリ１４を
一組のメモリ素子を用いて構成することにより書込アド
レス指定用の水平位置カウンタ４６が一組で済み、更に
各メモリ素子選択用の切替スイッチ及びこれに阻隔する
回路等が不要となるため回路全体を著しく簡素化するこ
とが可能となり、回路の集積度を高めしかも低コスト化
を図ることが可能となる。

［作用コ 本実施例の装置は、以上の構成から成り次にその作用を
説明する。

本実施例の装置を用いて、例えばキャラクタ−コード＄
０１をもつで特定される標体イメージをＣＲＴ上の所定
位置に表示する場合を考える。この場合には、ＣＰＵ２
２により表示標体の垂直位置データＤ１、標体識別デー
タＤ２、彩色識別データＤ３、水平位置データＤ４から
成る標体表示情報が演算され、標体情報メモリ２４内に
書込記憶される。

このようにして標体情報メモリ２４内に書込記憶された
表示情報は、同期信号発生回路２６から水平同期信号Ｈ
が出力される度に全て読出される。

そして、表示情報の内垂直位置データＤ１は比較及び演
算ユニット３０において垂直同期信号Ｖと加算され、そ
の加算値の上位ビットは標体の表示開始を現わすインレ
ンジ信号Ｓ３としてラッチ回路３４から変換出力され、
また加算値の下位４ビツトは表示位置を現わす標体アド
レス信号としてラッチ信号３４を介して出力される。

そして、実施例の装置は、ラッチ回路３４からインレン
ジ信号Ｓ３が出力されると、標体画像メモリ１０から標
体識別信号＄０１をもって特定される標体イメージの読
出を開始する。この際、標体画像メモリ１０から読出さ
れる標体イメージの座標画素情報は、−行毎に順次読出
されることになる。

そして、このようにして読出された情報は、並列直列変
換回路３８、映像彩色合成回路４８を介してラインバッ
ファメモリ１４に供給される。

ここにおいて本実施例の装置では、まず題２図に示すア
ドレス＄３０００行の座標画素情報が読出される。この
場合にはこの座標画素情報は、任意行の水平走査期間内
に水平位置データＤ４によって特定される第１のメモリ
部１４−１のアドレスに各画素毎に書込記憶される。こ
の書込は、第９図に示す各画素サイクルの書込モード期
間内に行われる。

そして、このようにして＄３０００の座標画素情報が第
１のメモリ部１４−１に書き込まれ、任意行の水平走査
が終了し次行の水平走査が開始すると、次にラインバッ
ファメモリ１４の第２のメモリ部１４−２内へ前述と同
様にしてアドレス＄３００１の座標画素情報が書込記憶
される。

この際、書込第２のメモリ部１４−２への座標画素情報
の書込と平行して、第９図に示す各画素サイクルの読出
モード期間内に、第１のメモリ部１４−１内に記憶され
た座標画素情報の続出が行われる。

このようにして実施例の装置は、任意行にて一方のメモ
リ部に対する続出消去と、他方のメモリ部に対する書込
とを各画素毎に交互に繰返して行い、次行において前記
読出消去と書込どを両メモリ部に対して反転させ、この
ような各行毎の動作を一画面分繰返して行い一枚の画面
の読出及び書込を行う。

従って、本実施例の装置によれば単−モードで動作する
メモリ素子を用いてラインバッファメモリを構成した場
合でも、これをＣＲＴの位置水平走査の各画素サイクル
内において、メモリ素子のモードを書込消去モードと読
出モードとに交互に切りかえてデュアルラインバッファ
メモリ方式として使用することが可能となり、ラインバ
ッファメモリ１４と異なるモードで動作する二組のメモ
リ素子を用いて形成した場合ど同量のデータの書込及び
続出を行うことが可能となる。

［他の実施例］ なお、前記実施例は、ラインバッファメモリ１４を、第
１のメモリ部１４−１と第２のメモリ部１４−２の２個
のメモリ部を有するメモリ素子を用いて形成した場合を
例にとり説明したが、本発明はこれに限らず、ラインバ
ック７メモリ１４を３個以上の複数のメモリ部を有し同
一モードで動作するメモリ素子を用いて形成することも
可能である。

この場合には、任煮行の水平走査にてぃづれがのメモリ
部に対Ｊる読出と他のメモリ部に対する書込どを各画素
毎に順次繰返してを行い、次行の水平走査において、前
記続出と書込とを各メモリ部に対して変化させ、このよ
うな各行毎の動作を一画面分繰返して行い、一枚の画面
の読出席込を行えば良い。

例えば、ラインバッフ１メモリ１４として第１のメモリ
部、第２のメモリ部及び第３のメモリ部の３個のメモリ
部を有し同一モードで動作するメモリ素子を用いた場合
には、ラインバック１メモリ１４の各画素サイクルにお
けるモードを、読出モード、消去モード、書込モード、
書込モードの４つのモードに分割しデータの書込読出を
次のようにして行う。

例えば任意行のＣＲＴ水平走査にて、第１のメモリ部が
読出消去モード、第２のメモリ部が書込モード、第３の
メモリ部が書込モードに各画素サイクル毎に制御され、
データの読出と書込が行われると、次行のＣＲＴ水平走
査においては第２のメモリ部が続出消去モード、第・心
のメモリ部が書込モード、第１のメモリ部が書込モード
にそれぞれ各画素サイクル毎に制御され、データの書込
及び読出が行われ、更に次行におけるＣＲＴ水平走査か
においでは、第３のメモリ部が続出消去モード、第１の
メモリ部が書込モード、第２のメモリ部が書込モードに
それぞれ各画素サイクル毎に制御され、データの書込及
び続出が行われる。

このようにしてラインバッファメモリ１４として３個の
メモリ部を有するメモリ素子を用いた場合には、各メモ
リ部に対するデータの読出消去ど書込とがＣＲＴの各行
における水平走査が終了する度に順次変化して行われ、
一枚の画面の読出及び書込を行う。

従って、このようなラインバッファメモリ１４を用いた
場合には、前記実施例の場合と比しデータの書込に約二
倍の時間を得ることができるため、各メモリ部にさらに
充分なデータの書込を行うことが可能となり、例えばこ
のような装置を標体の画像表示装置に用いた場合には、
ＣＲＴ上に表示することが可能な標体数を更に増加させ
ることが可能となる。

また、本発明に係るラインバッファメモリ１４を複数組
設けることにより、ＣＲＴ上に表示可能な標体数を飛躍
的に増大させることが可能となる。

発明の詳細 な説明したように、本発明によれば、ラインバッファメ
モリへのデータの書込及び読出を行いＣＲ−ｒの画像表
示を行う場合に、ラインバッファメモリを同一モードで
動作するメモリ素子を用い、異なるモードで動作する複
数のメモリ素子を用いた場合と同量の情報量の書込及び
続出を行うことが可能となる。この結果本発明によれば
、ラインバッファメモリと他の回路とを接続するに要す
るライン数を少なくても従来の約半数以下に減少させる
ことが出来るため回路全体の集積化を図りその信頼性を
向上させることができる。更に使用するメモリ素子数の
減少により装置全体のコストダウンを図ることも可能と
なる。

【図面の簡単な説明】

第１図は従来の方法を用いた標体の画像表示装置を承り
“説明図、 第２図は裸体画像メモリに記憶されている標体イ・メー
ジの説明図、 第３図及び第４図は従来のデュアルラインバッファメモ
リを用いた標体の画像表示装置を示す説明図、 第５図は本発明の方法を用いた標体の画像表示装置の好
適な実施例を示すブロック図、第６図は標体の画像表示
を行うＣＲＴの説明図、第７図はＣＲＴの水平走査及び
ブランキングを示すタイミングチャート図、 第８図は第５図に示す装置に用いられるラインバッファ
メモリの説明図、 第９図は第５図に示す装置により行われる各画素サイク
ル毎のデータの書込及び読出のタイミングチャート図、 第１０図は本実施例の装置におけるラインバッファメモ
リと他の回路との接続ラインを示す説明図、 第１１図は本発明の他の実施例のタイミノグチ１！−卜
を示す説明図である。 １４　・・・　ラインバッファメモリ、１４−１　・・
・　第１のメモリ部、 １４−２　・・・　第２のメモリ部。 代理人　弁理士　吉田研ニ 第１図 第２図 第３図 第４図 １ら 第６図 第７図 第８図 第９図 第１０図 第１１図

Claims (1)

【特許請求の範囲】
1. （１）ラインバッファメモリとして、複数のメモリ部を
   有し同一モードで動作するメモリ素子を用い、任意行に
   ていづれかのメモリ部に対する読出と、他のメモリ部に
   対する書込とを各画素毎に順次繰返して行い、次行にお
   いて前記読出と書込とを各メモリ部に対して変化させ、
   前記各行毎の動作を一画面分繰返して行い、一枚の画面
   の読出及び書込を行う画面情報の読出書込方法。 （２、特許請求の範囲（１）記載の方法において、ライ
   ンバッファメモリとして、第１のメモリ部と第２のメモ
   リ部とを有し単−ＩＣ化されたメモリ素子を用い、任意
   行にて一方のメモリ部に対する読出消去と他方のメモリ
   部に対する書込とを各画素毎に交互に繰返して行い、次
   行において前記読出消去と書込とを両メモリ部に対して
   反転させ、前記各行毎の動作を一画面分繰返して行うこ
   とを特徴とする画面情報の続出書込方法。