SU1441450A1 - Устройство дл отображени информации - Google Patents

Description

(21)4170474/24-24

(22)30.12,86

(46) 30.11.88. Бюл. № 44

(72) В.Я.Пыхтин, А.Н.Чист ков,

В.М.Григоренко и Е.Н.Воробей

(53)681.327.11(088.8)

(56) Патент Великобритании № 15631 65, кл. G 06 F 3/153, опубик. 1980.

Патент Великобритании № 2104356, кл. G 06 F 3/153, опублик. 1983.

(54)УСТРОЙСТВО ДЛЯ ОТОБРАЖЕНИЯ ИНФОРМАЦИИ

(57) Изобретение относитс  к вычислительной технике и может использоватьс  дл  вывода символьной и графической информации из ЭВМ.на экран видеомонитора . Цель изобретени  - повьппе- ние точности устройства. Устройство содержит первый 1 и второй 11 мультиплексоры адреса, блоки буферной пам ти -символов 2 и атрибутов 3, регистры символов 4 и атрибутов 5, блок 6 управлени , блок 7 синхронизации, сдвиговый регистр 8, блок 9 сопр жени , генератор 10 символов, формирова- .тели управл ющих импульсов 12 и видеосигнала 14, дешифратор 13 атрибута с соответствующими св з ми. При работе устройства растровое представление символов в знакоместе с входных шин 15, 16 и 17 через блок 9 сопр жени  загружаетс  в генератор 10 символов . БЛОК 6 управлени  совместно с блоком 2 буферной пам ти символов формирует адреса дл  считывани  представлени  символов из генератора 10 символов в пор дке, определенном размещением кодов символов в блоке 2 буферной пам ти. Управление отображе- - нием (мигание, инверси  и т.п.) определ етс  информацией, занесенной в § блок 3 буферной пам ти атрибутов, ко- тора  считываетс  синхронно с данны- f/J ми блока 2 буферной пам ти символов. Формирователь 14 видеосигнала вырабатывает видеосигнал в соответствии с информацией, поступающей со сдвигово-. го регистра 8 и с дешифратора 13 атрибута 5 ил.J

ntia СП

Изобретение относитс  к вычислительной технике и может быть использовано дл  вывода символьной и графической информагши из ЭВМ на экран видеомонитора,

Цель изобретени  - повышение точности устройства.

На фиг,1 изображена блок-схема предлагаемого устройства; на фиг.2 - структура формировател  управл ющих и.мпульсов; на фиг.З - блок-схема блока сопр жени ; на фиг.4 - структура формировател  видеосигнала; на фиг.5 - структура блока синхронизации

Устройство (фиг.1) содержит первый мультиплексор 1- адреса, блок 2 буферной пам ти символов, блок 3 буферной пам ти атрибутов, регистр 4 символов, регистр 5 атрибутов, блок 6 управлени , блок 7 синхронизации, сдвиговый регистр 8, блок 9 сопр жени , генератор 10 символов, второй мультиплексор 1I адреса, формирователь 12 управл ющих импульсов, дешифратор 13 атрибута и формирователь 14 видеосигнала.

На фиг.1 также изображены управл ющий вход (щина) 15 устройства, адресный вход (шина) 16 устройства, информационный вход-выход (шина) 17 устройства, выход 18 видеосигнала устройства, первый выход (шина) 19 блока 7 синхронизации, первый выход 20 блока 6 управлени , четвертый вы- ход (шина) 21 блока 7 синхронизации, второй вход-выход (шина) 22 блока 9 сопр жени , третий вход-выход (шина) 23 блока 9 сопр жени , выход .24 регистра 4 символов, первый выход (шина) 25 блока 7 синхронизации, выход 26 регистра 5 атрибутов, третий выход 27 блока 6 управлени , третий выход (шина) 28 формировател  12

управл ющих импульсов, второй выход

(шина) 29 формировател  12 управл ющих импульсов, первый выход (шина) 30 блока 9 сопр жени , четвертый выход (шина) 31 формировател  12 управ л ющих импульсов, информационный вхо выход (шина) 32 генератора 10 символов , второй выход (шина) 33 формировтел  12 управл ющих импульсов, выход (шина) 34 сдвигового регистра 8, шестой выход (шина) 35 блока 7 синхрнизации , второй выход (шина) 36 блока 7 синхронизации, п тый выход (шина) 37 блока 7 синхронизации, выход 38 первого мультиплексора 1 адре

0 5

0 с д

с

0

5

са, выход 39 второго мультиплексора II адреса, выход 40 дешифратора 13 атрибута, первый выход (шина) 41 формировател  12 управл ющих и fflyль- сов и вход 42 сброса формировател  14 видеосигнала.

Формирователь 12 управл ющих импульсов (фиг.2) содержит первый дешифратор 43, второй дешифратор 44, первый элемент ИЛИ 45, первьй триггер 46, первый элемент И 47, второй элемент ШШ 48, третий элемент ИЛИ 49, второй элемент И 50, четвертый элемент ШШ 51, второй 52 и третий 53 триггеры.

Блок 9 сопр жени  (фиг.З) содержит третий элемент И 54, п тый элемент ИЛИ 55, четвертый элемент И 56, шестой элемент ШШ 57, п тый элемент И 58, шестой элемент И 59, первый двунаправленный формирователь 60 импульсов, второй двунаправленный формирователь 61 импульсов, третий формирователь 62 импульсов, четвертый формирователь 63 импульсов, первый запоминающий регистр 64, второй запоминающий регистр 65, третий запоминающий регистр 66, четвертьш запоминающий регистр 67, п тый формирователь 68 импульсов, шестой формирователь 69 импульсов и седьмой элемент ИЛИ 70.

Формирователь 14 видеосигнала (фиг.4) содержит двоичный счетчик 71, п тый регистр 72, восьмой элемент ИЛИ 73, седьмой элемент И 74, восьмой элемент И 75, шестой регистр 76, четвертый триггер 77, дев тый элемент И 78, элемент 79 сложени  по модулю два и дев тый элемент ИЛИ 80.

Блок 7 синхронизации (фиг.5) содержит третий дешифратор 81, дес тый элемент И 82, дес тый элемент ИЛИ 83, буферный элемент 84, блок 85 триггеров с общим сбросом и синхронизацией, задающий генератор 86 импульсов, одиннадцатый элемент И 87, п тый триггер 88, двенадцатый элемент И 89, одиннадцатый элемент ИЛИ 90, элемент НЕ 91, тринадцатый элемент И 92, шестой триггер 93, двенадцатый элемент ИЛИ 94 и тринадцатый элемент ИЛИ 95.

Устройство работает следуюрц м образом .

Устройство работает с режиме регенерации изображени  и режиме загрузки генератора 10 символов из ЭВМ

l- .

(не показана). Доступ )ИМ дл  чаииси и считывании информации обеспечиваетс  в режиме регенераиу и.

Блок 6 управлени  может быть реализован на БИС СМ607, обеспечивает формирование импульсных последовательностей разверток, программируетс  через управл ющий вход 15 и информационный вход 17 устройства и позвол - ет воспроизводить алфавитно-цифровые изображени  с переменным форматом.

Инициализаци  блока 6 управлени  осуществл етс  во врем  процедуры системного сброса по включению злек- тропитани  ЭВМ ЭВМ последовательно загружает регистры блока 6 управлени , определ ющие формат изображени  (количество отображаемых строк.и количество символов в строке), число ли- кий сканировани  в строке, формат и положение курсора, начальный адрес регенерации,положение и дпительность строчного синхроимпульса, положение и длительность кадрового синхроимпульса

Блок 6 управлени  запрограммирован на отображение 25 строк по 80 символов в строке, число линий сканировани в строке определено равным 14. На основании констант, загруженных в конт- роллер, он формирует адреса регенерации , растровые адреса, а также в определенные моменты времени выдает кадровый и.строчный синхроимпульсы определенной длительности, синхроим- пульсы курсора и сИгнал разрешени  отображени .

Во врем  выполнени  процедуры системного сброса ЭВМ осуществл ет первоначальную загрузку генератора 10 символов. Генератор 10 символов разделен на два банка: четный и нечетный . Каждый символ в генератора 10 символов представл етс  матрицей из 16 слов по- 9 битов. Каждое из 16 слов по 9 битов представл ют срез символа , соответствуюнщй определенной линии сканировани  строки. Символы кодируютс  вместе с межсимвольными и .межстрочными пробелами.

Доступ к генератору 10 символов управл етс  состо нием триггера порта (не показан). При нулевом состо нии этого триггера на генератор 10 СИМВОЛОВ- через мультиплексор 11 адреса поступает адрес из ЭВМ и устройство работает в режиме загрузки.

После выпо нени  первоначальной загрузки reFieparopa 10 символов ЭВМ

,.

о 5

о

,.

5

5

Ч)

)наилинаег тригг пр порта Р единичное состо ние, при котором на генератор 10 символов через мультиплексор 11 адреса поступает адрес из регистра 4 символов и блока Ь управлени , и устройство работает в режиме регенерации изображени .

ЭВМ записывает отображаемую инфор- мащт в блок 2 буферной пам ти символов и в блок 3 буферной пам ти атрибутов , причем блок 2 пам ти имеет четный адрес, а блок 3 пам ти - нечетный . Емкость блоков 2 и 3 пам ти определ етс  форматом изображени  и равна-, или кратна количеству символов, на экране,

БЛОК 6 управлени  формирует начальный адрес peгeнepaц и МЛ, который через мультиплексор 1 адреса буфера подаетс  на блоки 2 и 3 буферной пам ти , где одновременно считываетс  код символа и код атрибута.

Код атрибута через регистр 5 атрибутов поступает на дешифратор 13, а код символа через мультиплексор 11 адреса - в генератор 10 символов, где при наличии растрового адреса RA (адреса линии сканировани  строки), формируемого блоком 6 управлени , считываютс  9 разр дов из матрицы символа, соответствующих определенной линии сканировани  данного символа.

Считанные 9 разр дов занос тс  в параллельный сдвиговый регистр 8, выдающий сигнал, управл ющий логикой формировани  видеосинхроимпульсов .

Формирование видеосинхроимпульсов (и импульсов повьш1енной  ркости) управл етс  дешифратором 13 атрибута и сигналом разрешени  отображени , поступающим из блока 6 управлени . Атрибут определ ет следующие режимы отображени  символа: неотображаёмый символ, подчеркивание, реверсивное изображение, нормальное изображение, мерцание, повьш1енна   крость свечени .

За врем  отображени  на экране линии сканировани  одного символа производитс  выборка из генератора 10 символов кода следующего символа и дешифраци  кода следующего атрибута , выбранного из блоков 2 и 3 буферной пам ти по адресу МА-4-1 , сформированному блоком 6 управлени . Эта процедура повтор етс , пока не будет отображена перва  лини  скани5 .144

ровани  всех (80) символов строки, После выдачи синхроимпульса строчной развертки блок 6 управлени  устанавливает адрес регенерации, равный

4506

правленно1 О формировател  60 с входа на выход. При этом константа с информационного входа 17 через формирователь 60 поступает по шине 30 на

начальному (МА), растровый адрес уве- информаи юнный вход триггера 46 и

10

личиваетс  на единицу () и отображаетс  следующа  лини  сканировани  всех символов строки.

Блок 6 управлени  обеспечивает отображение 14 линий сканировани  в строке После отображени  первой строки символов растровый адрес RA сбрасываетс  в нуль, адрес регенерации устанавливаетс  равным адресу пер-|5 вого символа второй строки () и осуществл етс  отображение второй строки символов.

После отображени  всех 25 строк

символов и запуска кадровой развертки 2о зарезервированы определенные ад- Емкость генератора 10 символов

заноситс  в него задним фронтом импульса , формируемого дешифратором 44 при сн тии ЭВМ сигнала Записать в порт на управл ющем входе 15, Выход триггера 46 подаетс  на управл ющий вход мультиплексора 11 адреса генератора 10 символов. При нулевом состо нии триггера 46 через мультиплексор 1 на генератор 10 сим волов подаютс  адреса с адресного входа 16 устройства.

Дл  генератора 10 символов в адресном пространстве системной пам ти

25

30

35

блок 6 управлени  устанавливает адрес регенерации, равный начальному (МА) растровый адрес RA., равньй нулю, и повтор ет процедуру регенерации изображени .

В режиме загрузки генератора. 10 символов устройство работает следую-:, щим образом. Триггер 46, управл ющий доступом к генератору 10 символов, имеет определенный адрес в области специальных регистров (портов) ЭВМ, При выполнении сброса по включению питани , поступающего по управл ющему входу 15 устройства, «-триггер 46 сбрасываетс  в нуль Кроме того, триггер 46 может быть сброшен ЭВМ в нуль в любой момент времени;, когда необходимо выполнить перезагрузку генератора 10 символов а Дл  этого ЭВМ выполн ет команду записи констан- |Q ты% равной О, .в порт с адресом, закрепленным за триггером 46. Дешифратор 44 при наличии адреса на адресном входе 16 и наличии сигнала Запись в порт на управл ющем входе 15 устанавливаетс  в единичное состо ние .

При наличии высокого потенциала на выходе дешифратора 44 высокий по- ,тенциал по шине 41 поступает на вход юедьмого элемента ИЛИ 70, Высокий потенциал с выхода этого элемента поступает на вход управлени  третьим состо нием формировател  60, разреша  его работу. При отсутствии сигналов Считать пам ть и Считать порт на выходе шестого элемента ИЛИ. 57 сохран етс  низкий потенциал, определ   направление передачи двуна45

50

55

реса,

определ етс  количеством символов, изображени  которых хран тс  в генераторе , а также размером матрицы сим вола.

Дл  записи информации в перезагружаемый генератор 10 символов ЭВМ долж на выполнить команду Записать в пам ть , использу  адреса генератора 10 символов.

При наличии сигнала Записать в пам ть на управл ющем входе 15 высокий потенциал по вл етс  на первых входах элементов ИЛИ 49 и И 50, При нулевом состо нии триггера 46 и высо.- ком потенциале на выходе элемента ИЛИ 49 дешифратор 43 распознает адре генератора 10 символов, поступающий по адресному входу 16, и высокий потенциал по вл етс  на выходе дешифратора 43, формиру  единичное состо ние строба записи на выходе элемента И 50 По шине 41 высокие потенциалы с выхода дешифратора 43 и элемента И 50 подаютс  соответственно на вход элемента ИЛИ 55 и входы управлени  третьим состо нием формирователей 63 и 69. Высокий потенциал по вл етс  на входах элементов И 54 и И 56. ЭВМ может записывать информацию как одним , т ак и двум  байтами (двубайт- - на  информационна  шина процессора). При записи четного байта по адресному входу 16 на второй вход элемента И 54 и первьш вход элемента ИЛИ 45 поступает высокий потенциал, при запи си нечетного байта по управл ющему входу 15 высокий потенциал поступает на второй вход элемента И 56 и пер4506

правленно1 О формировател  60 с входа на выход. При этом константа с информационного входа 17 через формирователь 60 поступает по шине 30 на

информаи юнный вход триггера 46 и

0

|5

заноситс  в него задним фронтом импульса , формируемого дешифратором 44 при сн тии ЭВМ сигнала Записать в порт на управл ющем входе 15, Выход триггера 46 подаетс  на управл ющий вход мультиплексора 11 адреса генератора 10 символов. При нулевом состо нии триггера 46 через мультиплексор 1 на генератор 10 символов подаютс  адреса с адресного входа 16 устройства.

Дл  генератора 10 символов в адресном пространстве системной пам ти

зарезервированы определенные ад- Емкость генератора 10 символов

реса,

определ етс  количеством символов, изображени  которых хран тс  в генераторе , а также размером матрицы символа .

Дл  записи информации в перезагружаемый генератор 10 символов ЭВМ должна выполнить команду Записать в пам ть , использу  адреса генератора 10 символов.

При наличии сигнала Записать в пам ть на управл ющем входе 15 высокий потенциал по вл етс  на первых входах элементов ИЛИ 49 и И 50, При нулевом состо нии триггера 46 и высо.- ком потенциале на выходе элемента ИЛИ 49 дешифратор 43 распознает адрес генератора 10 символов, поступающий по адресному входу 16, и высокий потенциал по вл етс  на выходе дешифратора 43, формиру  единичное состо ние строба записи на выходе элемента И 50 По шине 41 высокие потенциалы с выхода дешифратора 43 и элемента И 50 подаютс  соответственно на вход элемента ИЛИ 55 и входы управлени  третьим состо нием формирователей 63 и 69. Высокий потенциал по вл етс  на входах элементов И 54 и И 56. ЭВМ может записывать информацию как одним , т ак и двум  байтами (двубайт- - на  информационна  шина процессора). При записи четного байта по адресному входу 16 на второй вход элемента И 54 и первьш вход элемента ИЛИ 45 поступает высокий потенциал, при записи нечетного байта по управл ющему входу 15 высокий потенциал поступает на второй вход элемента И 56 и первый вход элемента RlUi 48, при записи двух байтов высокие потенциалы поступают на эти входы одновременно.

Высокий потенциал с выхода элемента И 56 поступает на вход управлени  третьим состо нием двунаправленного формировател  61, разреша  передачу им нечетного байта, а высокий потенциал с выхода элемента И 54 поступает через элемент ИЛИ 70 на вход управлени  третьим состо нием двунаправленного формировател  60, разре- ша  передачу им четного байта. Отсутствие сигналов Считать пам ть и Считать порт сохран ет низкий потенциал на выходе элемента ИЛИ 57, обеспечива  передачу информации формировател ми 60 и 61 с входа на выход .

Четный байт подаетс  по информационному входу 17 на вход формировател  60, нечетный байт - на вход формировател  61.

Высокий потенциал на входе управлени  третьим состо нием формирователей 63 и 69 разрешает передачу информации с выходов двунаправленных формирователей 60 и 61 через формирователи 63 и 69 соответственно на двунаправленную двубайтную информационную шину 32 генератора 10 символов.

При наличии высоких потенциалов на выходах элементов ИЛИ 45 и ИЛИ 48 по переднему фронту сигнала на выходе дешифратора 43 триггеры 52 и 53 устанавливаютс  в единичное состо ние формиру  сигналы выборки четного и нечетного банков пам ти генератора 10 символов. По шине 31 эти сигналы, а также сигнал записи в пам ть, сформированный элементом И 50, подаютс  на управл ющие входах перезагружаемого генератора 10 символов.

5

0

По переднему фронту импульса с выхода делител  частоты в нулевое состо ние устанавливаетс  триггер 88, по D-входу разреша  установку в нулевое состо ние триггера 93. По спаду импульса с выхода делител  час- готы в нулевое состо ние устанавливаетс  триггер 93, устанавлива  в единичное состо ние триггер 88 и формиру  на выходе буферного элемента 84 высокий потенциал Готово, что  вл етс  признаком обработки команды записи устройством. После получени  этого сигнала ЭВМ снимает потенциал команды Записать в пам ть на управл ющем входе 15, в результате чего на выходе дешифратора 43 по вл етс  низкий потенциал, который поступает по шине 33 на вход элемента ИЛИ 94, устанавливает в единичное состо ние триггер 93 и формирует на - выходе буферного элемента 84 высоко- импедансное состо ние.

По сн тию сигнала на выходе дешифратора 43,сбрасываютс  сигналы выборки и записи в генератор 10 символов (триггеры 52 и 53 и выход элемента И 50), а формирователи 60, 61, 68 и 0 69 перевод тс  в высокоимпедансное состо ние. Цикл записи в генератор 10 символов байта (или двух байтов одновременно) на этом заканчиваетс .

Цикл считывани  информации из перезагружаемого генератора 10 символов (например, дл  контрол  записанной информации) осуществл етс  следующим образом.

Элементом И 50 не формируетс  сигнал записи в генератор 10 символов, в результате чего дешифратор 43 устанавливаетс  в единичное состо ние по сих налу Считать пам ть, поступающему по управл ющему входу 15 на второй

5

5

0

Триггеры 88 и 93 наход тс  в исход- б вход элемента ИЛИ 49. Этот сигнал ном единичном состо нии. Высокий по- Считать пам ть поступает также на

тенциал с выхода дешифратора 43 через шину 33 поступает на вход элемента ИЛИ 94, т.е. на выдачу низкого уровн  сигнала Не готово с инверсного выхода триггера 93 через буферный эле- мент 84. Этот низкий потенциал удлин  ет цикл записи, запреща  ЭВМ снимать команду записи до тех пор, пока уст-

50

первые входы элементов ИЛИ 57 и И 58. Высокий потенциал поступает и на второй вход элемента И 58 с выхода дешифратора 43 по шине 41. Высокий потенциал с выхода элемента И 58 поступает на вход управлени  третьим состо - . нием запоминающих регистров 65 и 67, разреша  их работу. Высокий потенциал,

ройство не сделает этот потенциал вы- gg поступающий с выхода элемента ИЛИ 57 соким.на вход двунаправленных формирователей

Низкий потенциал на выходе элемен- 60 и 61, определ ет направление пере- та ИЛИ 94 разрешает установку в ну- дачи с выхода на вход. Занесение инлевое состо ние триггеров 88 и 93.

первые входы элементов ИЛИ 57 и И 58. Высокий потенциал поступает и на второй вход элемента И 58 с выхода дешифратора 43 по шине 41. Высокий потенциал с выхода элемента И 58 поступает на вход управлени  третьим состо - . нием запоминающих регистров 65 и 67, разреша  их работу. Высокий потенциал,

формации в запоминающие регистры 65 и

9144145010

67 осуществл етс  по фронту сигнала, Символы, которые по вл ютс  на сформированного при установке в экране, образуютс  последовательное- нулевое состо ние триггера 93 и поступающего на входы синхронизации буфер10

т ми точек, которые выдвигаютс  из сдвигового регистра 8 во врем  движени  электронного луча по экрану, Задаквдий генератор 86 импульсов выдает сигнал, период которого равен времени отображени  одной точки. Этим сигналом, выдаваемым на шину 36, осуществл етс  синхронизаци  сдвигового регистра 8 и формировател  синхроимпульсов .

Врем  отображени  одного символа

5 на экране равно времени отображени  одной точки, умноженному на количество точек в матрице символа по горизонтали . Дл  формировани  синхросигнала с периодом, равным времени отоб20 ражени  символа на экране, служит блок 85 триггеров с общим сбросом и синхронизацией, которые дел т частоту задающего генератора 86 импульсов на 9,поскольку матрица символа име25 ет 9 точек по горизонтали. После сброса по включению электропитани , поступающего по управл ющему входу 15 на вход сброса блока 85 триггеров, синхросигнал задающего генератора 86 им30 пульсов, поступающий с частотой отображени  точки, формирует на выходах блока 85 триггеров шесть тактовых импульсов , сдвинутых-друг относительно друга на врем  равное периоду задающего генератора 86 импульсов.

Частота каждого тактового импульса равна задающей частоте, деленной на 9. Таковым импульсом CLK, выдаВо врем  выполнени  процедуры сие-. ваемым по шине 25 с выхода блока 85 темного сброса, т.е. после загрузки о триггеров производитс  стробирование генератора 10 символов, ЭВМ устанав- регистра 4 символов, регистра 5 атрибутов и формировател  14 видеосигна--. лов. Тактовым импульсом CLK произвоных регистров по шине 37. Четный байт поступает с двунаправленной информационной пшны 32 генератора 10 символов на вход запоминающего регистра 65 и выдаетс  на информационный вход- выход 17 через двунаправленный формирователь 60, нечетный байт поступает с двунаправленной информационной шины 32 генератора 10 символов на вход буферного регистра 67 и выдаетс  на информационный вход-выход 17 через двунаправленный формирователь 61.

Заканчиваетс  процедура считывани  аналогично процедуре записи. После выдачи высокого потенциала Готово через буферный элемент 84, что  вл етс  признаком отработки команды считывани  устройством, ЭВМ снимает потенциал Считать пам ть на управл ющем входе 15. При этом на выходе дешифратора 43 по вл етс  низкий потенциал , которьш переводит в высоко- импедансное состо ние буферный элемент 84, двунаправленные формирователи 60 и 61 и буферные регистры 65 и 67, а также сбрасывает сигналы выборки знакогенератора (триггеры 52 и 53) и устанавливает триггер 93 в исходное единичное состо ние. На этом цикл Считывани  процессором байта (двух байтов) из генератора знаков заканчиваетс .

35

ливает триггер 46 в единичное состо ние , вьшолн   запись в порт константы 1. Это предотвращает несанкционированный доступ к генератору 10 символов. При случайной попытке обращени  ЭВМ к генератору 10 символов единичное состо ние триггера 46 блокирует дешифрацию адреса генератора 10 символов дешифратором 43. При этом команда записи (или считывани ) ЭВМ обрабатываетс  обычным о0разом, но в пам ть генератора 10 символов инт формаци  не записываетс , поскольку не формируютс  сигналы выборки и записи .

В режиме регенерации изображени  устройство работает следующим образом .

дитс  синхронизаци  блока 6 управле и Рассмотрим цикл отображени  первого символа на экране диспле .

По фронту первого сигнала CLK блок 6 управлени  формирует начальный адрес регенерации МА, растровый адрес RA.0 и сигнал разрешени  отображени .

При отсутствии обрав ений ЭВМ к буферу диспле  и перезагружаемому генератору 10 символов триггеры 88 и 93 наход тс  в исходном единичном состо нии (триггер 93 установлен в единицу высоким потенциалом с выхода элемента ИЛИ,, а триггер 88 установлен в единичное состо ние по D-входу первым

после сброса тактовь1м импульсом с выхода блока 85 триггеров). При единичном .состо нии триггера У8 на выходе элемента И 92 присутствует низкий потенциал, поступающий по шине 19 на вход управлени  мультиплексора 1 адреса буфера и разрешающий прохождение через него адресов регенерации от блока 6 управлени  (высокий потенциал на входе управлени  мультиплексора 1 разрешает прохождение адресов с адресного входа 16 устройства).

Низкий потенциал на выходе элемента И 92 обеспечивает высокие потенциа лы выборки на выходах элементов ИЛИ 83 и ИЛИ 95, поступающие одновре- менно через шину 21 на входы выборки блока 2 буферной пам ти символов и блока 3 буферной пам ти атрибутов. Таким образом, адрес регенерации МА, сформированный блоком управлени , через мультиплексор 1 адреса буфера поступает на адресные входы блоков 2 и 3 буферной пам ти, где при нали- чии сигналов выборки одновременно считываютс  код символа и код атрибута .

По фронту первого сигнала CLK код символа заноситс  в регистр 4 сим- волов, а код атрибута - в регистр 5 атрибутов. Код атрибута поступает на дешифратор 13 атрибута, где дешифруютс  потенциалы нормального изображени , невидимого изображени , мерцани , реверса, подчеркивани  и повышенной  ркости.

Триггер 46 после загрузки генератора 10 символов должен быть установлен в единичное состо ние. Высокий потенциал с выхода триггера 46 по шине 28 поступает на управл ющий вход мультиплексора 11 адреса генератора символов, обеспечива  прохождение через него кода символа из регистра А символов и растрового адреса RA из блока 6 управлени , поступающих на адресный вход перезагружаемого генератора 10 символов. Единичное состо ние триггера 46, поступающее на элементы ИЛИ 48 и ИЛИ 45, обеспечивает , кроме того, ВОЗМОЖНОСТЬ;,установки в единичное состо ние триггеров 52 и 53. Тактовый импульс с выхода блока 85 триггеров поступает по шине 35 на вход элемента И 47 и по его спаду (отрицательный полупериод) устанавливаютс  в единичное состо ние .триггеры 53 и 52. Сформированные стро

5 0 5

О

Q 5 Q g

5

бы выборки четного и нечетного банков генератора 10 символов поступают по шине 31 на его вход и выбирают из него 9 разр дов матрицы знака,соответствующих нулевой () линии сканировани  данного символа.

Считанные разр д. матрицы по сигналу занесени , сформированному элементом И 87 и поступающему по шине 36, занос тс  в сдвиговый { егистр 8. На вход сдвига сдвигового регистра 8 nocT TiaeT по шине 36 сигнал из задающего генератора 86 импульсов, обеспечива  на выходе сдвигового регистра 8 сигй ал с длительностью свечени  точки.

За врем  первого импульса CLK, таким образом, осуществл етс  считывание из генератора знаков среза первого символа и занесение его в сдвиговый регистр 8, а также дешифра- ци  атрибута. По фронту второго CLK потенциалы с дешифратора 13 занос тс  в выходной регистр 76 атрибута, а также начинаетс  выдвижение точек символа из сдвигового регистра 8. Занесение недействительной информации по первому CLK в выходной регистр 76 атрибута заблокировано сигналом с выхода регистра 72, на вход которого поступает по шине 29 сигнал разрешени  отображени  из блока 6 управлени , сформированный по фронту сигнала CLK. Формирование видеосинхросигнала триггером 77 и сигнала повышенной  ркости элементом И 78 заблокировано низким потенциалом с выхода регистра 72 .и разрешае тс  только по фронту второго CLK, когда в выходном регистре 76 атрибутов и . сдвиговом регистре 8 находитс  действительна  информаци , соответствующа  срезу первого символа.

Формирование видеосинхроимпульса и синхроимпульса повьшенной  ркости в соответствии с атрибутами осуществл етс  следующим образом.

СигнсШ из сдвигового регистра 8 по шине 34 поступает на вход элемента ИЛИ 80.

Если в атрибуте задано подчеркивание символа, то на другой вход элемента ИЛИ 80 поступает высокий потенциал с выхода регистра 76, обеспечивающий формирование видеосигнала В определенной линии сканировани  строки , при отсутствии сигнала из сдвигового регистра 8. Если в атрибуте за13144

дан неотображаемый Символ, то прохождение- сигнала с элемента ИЛИ 80 блокируетс  высоким потенциалом с выхода регистра 76.

Если в атрибуте задано мерцание символа, то оно осуществл етс  с частотой , составл ющей 1/32 частоты кадра . В качестве делител  частоты используетс  двоичный счетчик 71, на вход синзронизации которого поступает кадровый синхроимпульс, сформированный блоком 6 управлени , В течение 16 кадров высокий потенциал с выхода элемента И 75 блокирует, а в тече- ние следующих 16 кадров разрешает прохождение сигнала со. сдвигового регистра 8 через элемент И 74, создава 

Синхросигналы строчной и кадровой развертки, сформированные блоком 6 управлени  по фронту сигнала CLK, стробируютс  сигналом CLK на регистре 72 и выдаютс  вместе с синхросигнана экране мерцающую точку.

Высокий потенциал с выхода элемен- 20 видео и  ркости по выходу 18. та И 74 поступает на вход элемента По третьему импульсу CLK отобража- ИЛИ 73, на воторой вход которого поступает сигнал курсора, сформированный блоком 6 управлени  и обеспечиваюютс  9 точек среза второго символа, код которого выбран из буфера диспле  по адресу регенерации MAfl, сформирощий формирование видеосигнала в оп- 25 ванному контроллером диспле  по фрон- ределенной линии (лини х) сканирова- ТУ второго CLK (т.е. спаду первого НИН в определенной позиции экрана. CLK) и занесенному в буфер символа по

фронту второго CLK. На врем  второго CLK осуществл етс  считывание из ге30

Сигнал с выхода элемента ИЛИ 73 поступает на вход элемента 79 сложени  по модулю 2. Если в атрибуте не задано реверсивное изображение символа , то сигнал без изменени  поступает на вход триггера 77 и элемент И 78. Если в атрибуте задано реверсивное изображение, высокий потенциал с выхода триггера 77 измен ет пол рность сигнала, поступающего на вход элемента 79 сложени , в результате чего видима  точка, кодируема  единицей , становитс  невидимой точкой, а черный фон, кодируемый нул ми, теперь будет отображатьс  как видимый. Нормальное изображение белый символ - черный фон преобразуетс  в реверсивное изображение черный символ - белый фон.

Высокий потенциал с выхода элемента 79 сложени , поступает на вход триггера 77, на вход синхронизации которого поступает по шине 36 сигнал из задающего генератора 86 импульсов, формиру  на выходе триггера 77 сигнал с длительностью свечени  точки.

Если в атрибуте задана повышенна   ркость, то высокий потенциал с выхода регистра 76 разрешает форми1)ова- ние видеосинхросигнала повышенной  ркости элементом И 78.

35

нератора знаков среза и второго символа, занесение его в сдвиговый регистр, а также дешифраци  атрибута, ему соответствующего.

По третьему импульсу CLK 9 точек среза второго символа отображаютс .

40

как описано вьше.

Далее по каждому следующему импульсу CLK цикл отображени  повтор етс , пока не будет отображена перва  лини  сканировани  всех символов строки.

Доступ процессора к буферу диспле  осуществл етс  следующим образом.

Дп  блоков 2 и 3 буферной пам ти в адресном пространстве системной g пам ти зарезервированы определенные адреса. При наличии сигналов Запи- -. сать в пам ть или Считать пам ть на управл ющем входе 15, дешифратор 81 дешифрирует адрес буфера, поступающий из ЭВМ по адресному входу 16. Высокий потенциал с выхода дешифратора 81 поступает на вход элемента ИЛИ 94, создава  возможность установки триггеров 88 и 93 в нулевое состо ние (оба триггера наход тс  в исходном единичном состо нии).

Низкий потенциал на выходе эле-, мента ИЛИ 94 обуславливает выдачу низкого уровн  сигнала Не готово с

50

55

J4

После отображени  всех символов строки блок 6 управлени  сбрасывает в нуль сигнал разрешени  отображени , поступаюпдий на вход регистра 72 и блокирующего триггер 77 и элемент И 78, т.е. формирование видеосигнала и, если задан режим повьшенной  ркости , синхросигнала повышенной  ркости . Необходимо отметить, что возможна одновременна  работа нескольких атрибутов , не исключающих друг друга, например, изображение может быть реверсивным ,  рким и мерцающим.

Синхросигналы строчной и кадровой развертки, сформированные блоком 6 управлени  по фронту сигнала CLK, стробируютс  сигналом CLK на регистре 72 и выдаютс  вместе с синхросигна видео и  ркости по выходу 18. По третьему импульсу CLK отобража-

ютс  9 точек среза второго символа, код которого выбран из буфера диспле  по адресу регенерации MAfl, сформиро0

5

нератора знаков среза и второго символа, занесение его в сдвиговый регистр, а также дешифраци  атрибута, ему соответствующего.

По третьему импульсу CLK 9 точек среза второго символа отображаютс .

0

как описано вьше.

Далее по каждому следующему импульсу CLK цикл отображени  повтор етс , пока не будет отображена перва  лини  сканировани  всех символов строки.

Доступ процессора к буферу диспле  осуществл етс  следующим образом.

Дп  блоков 2 и 3 буферной пам ти в адресном пространстве системной g пам ти зарезервированы определенные адреса. При наличии сигналов Запи- -. сать в пам ть или Считать пам ть на управл ющем входе 15, дешифратор 81 дешифрирует адрес буфера, поступающий из ЭВМ по адресному входу 16. Высокий потенциал с выхода дешифратора 81 поступает на вход элемента ИЛИ 94, создава  возможность установки триггеров 88 и 93 в нулевое состо ние (оба триггера наход тс  в исходном единичном состо нии).

Низкий потенциал на выходе эле-, мента ИЛИ 94 обуславливает выдачу низкого уровн  сигнала Не готово с

0

5

выхода триггера 93 через буферный элемент 84, Этот низкий потенциал удлин ет цикл записи или считывани , но позвол ет осуществить доступ ЭВМ к буферу, не искажа  изображени  на экране.

Как отмечалось выше, адрес регенерации , выдаваемый блоком 6 управлени  по фронту CLK (т.е. спаду CLK) подаетс  через мультиплексор 1 в буфер во врем  отрицательного полуперио да импульса CLK.Чтобы синхронизировать доступ ЭВМ к буферу с процессором регенера1Ц1и, подача через мультиплексор 1 адреса от ЭВМ разрешаетс  только во врем  положительного полупериода . Первый после обращени  ЭВМ тактовый импульс с выхода блока 85 триггеров сбрасывает триггер 88 в нулевое состо ние. Низкий потенциал с выхода триггера 88 поступает на элементы И 92 и И 82. Во врем  положи тельного полупериода импульса CLK, поступающего с выхода блока 85 триггеров , на выходе элемента И 92 по вл етс  высокий потенциал, по шине 19 поступающий на мультиплексор 1 адреса буфера и разрешающий прохождение через него адресов от ЭВМ. При наличии от ЭВМ команды Записать в пам ть на входе 15 элемент И 82 по стробу, сформированному элементом И 89, выдает сигнал записи, по шине 21 поступаюш 1й в блоки 2 и 3 буферной пам ти. Кроме того, в зависимости от того, записываетс  из ЭВМ четный или нечетньй байт или оба одновременно элементы ИЛИ 83 и ИЛИ 95 формируют стробы выборки буфера символов или буфера атрибутов или оба эти сигнала одновременно , которые по шине 21 также поступают на входы их выборки.

Высокий потенциал с выхода дешифратора 81 поступает на вход элемента И 59, обеспечива  высокий потенциал при вьтолнении команды считывани  на входах управлени  третьим состо нием запоминаюшлх регистров 64 и 66, и на вход элемента ИЛИ 55, обеспечива  высокие потенциалы на входах управлени  третьим состо нием двунаправленных формирователей 60 и 61.

При выполнении команды записи сигнал Записать в пам ть, поступающий по управл ющему входу 15 на вход элемента ШШ 57, определ ет направление передачи через двунаправленные формирователи 60 и 61 с входа на выход.

Отсутствие этого сигнала но врем  команды Считать пам ть сохран ет низкий потенциал на выходе элемента И11И 57 и обеспечивает направление передачи данных через формирователи 60 и 61 с выхода на вход.

Строб записи, сформированный эле. ментом И 82 поступает по шине 37 на

Q входы управлени  третьим состо нием формирователей 62 и 68, обеспечива  передачу информации с информагщонного входа-выхода 17 через.двунаправленные формирователи 60 и 61 и формирователи

5 62 и 68 соответственно на информа- ционную шину 22 буфера символов и информационную шину 23 буфера атрибутов .

При выполнении команды Считать

Q пам ть строб считывани , сформированный при установке триггера 93 в нулевое состо ние заносит информацию с информационной шины 22 буфера символов и информационной шины 23 буфера атри5 бутов в буферные регистры 64 и 66

соответственно и выдает их через двунаправленные формирователи 60 и 61 соответственно на информационный вход-выход 17. Как и в случае работы

0 с генератором 10 символов, ЭВМ может записывать (или считывать) четный или нечетный байт или оба байта одновременно , что определ етс  наличием высоких потенциалов на входах элементов И 54 и И 56, поступающих с адресного 16 и управл ющего 15 входов,

Завершаетс  цикл записи (считывани ) информации в буфере аналогично циклу записи (считывани ) -в генераг

0 Р О символов. На выходе дешифратора 81 по вл етс  низкий потенциал, триггеры 88 и 93 устанавливаютс  в исходное единичное состо ние, буферный элемент 84, формирователи 62 и

g 68 (или запоминаюрще регистры 64 и 66), а также двунаправленные формирователи 60 и 61 перевод тс  в сое- то ние высокого импеданса.

Максимальное удлинение цикла запиQ си (считывани ) при таком доступе - составл ет один цикл отображени  линии сканировани  символа при регенерации .

Таким образом, предлагаемое устg ройство обеспечивает повыщение точности за счет оперативного изменени  состава отображаемых символов и программировани  символов произвольной конфигурации в матрице знакоместа.

5

1714

Claims (1)

1. Формула изобретени  Устройство дл  отображени  информации , содержащее первый мультиплексор адреса, блок буферной пам ти сим- волов, генератор символов, блок буферной пам ти атрибутов, регистр символов , формирователь видеосигнала, регистр атрибутов, блок управлени , блок синхронизации, сдвиговый регистр блок сопр жени , первый выход которого соединен с информационным входом блока управлени , вход синхронизации которого и входы синхронизации регистров символов и атрибутов подключе- ны к первому выходу блока синхронизации , второй выход которого соединен с входом синхронизации сдвигового регистра, третий выход блока синхро- низаоди подключен к управл ющему входу первого мультиплексора адреса, выход которого соединен с адресными входами блоков буферной пам ти символов и атрибутов, входы выборки которых подключены к четвертому выходу блока синхронизации, управл ющий вход которого и управл ющие входы блока управлени  и блока сопр жени   вл ютс  управл ющим входом устройства , адресным входом которого  вл ютс  первый информационный вход первого мультиплексора адреса, адресный вход блока синхронизации и адресный вход . блока сопр жени , синхровход которого соединен с п тым выходом блока синх- ронизации, первый вход-выход блока сопр жени   вл етс  информационным входом-выходом устройства, информационный вход регистра символов и информационный вход-выход блока буфер- ной пам ти символов подключены к второму входу-выходу блока сопр жени , третий вход-выход которого соединен с информационным входом-выходом блока буферной пам ти атрибутов и с информационным входом регистра атрибутов , второй информационный вход первого мультиплексора адреса подключен к первому выходу блока управлени  отличающеес  тем, что, с целью повышени  точности устрой301Я

   ства, оно содержит второй мультиплексор адреса, формирователь управл ющих импульсов, дешифратор атрибута, выход которого подключен к управл ющему входу формировател  видеосигнала, первь1й информационный вход которого подключен к второму выходу блока управлени , третий выход которого соединен с первым информационным входом второго мультиплексора адреса, второй информационный вход которого и адресный вход формировател  управл ющих импульсов соединены с адресным входом устройства, информационный вход сдвигового регистра и информа-. ционный вход-выход генератора символов подключены к четвертому входу- выходу блока сопр жени , тактовый вход которого соединен с первым выходом формировател  управл ющих импульсов , второй выход которого подключен к тактовому входу блока синхронизации , шестой выход которого соединен с входом синхронизации формировател  управл ющих импульсов, управл ющий вход которого и вход сброса формировател  видеосигналов соединены с управл ющим входом устройства , третий выход формировател  управл ющих импульсов подключен к управл ющему входу второго мультиплексора- адреса, выход которого подключен к адресному входу генератора символов , управл ющий вход которого соединен с четвертым выходом формирова - тел  управл ющих импульсов, информационный вход которого подключен к первому выходу блока сопр жени , выход регистра символов соединен с третьим информационным входом второго мультиплексора адреса, выход регистра атрибутов подключен к входу дешифратора атрибута, выход сдвигового регистра соединен с вторым информационным входом формировател  видеосигнала , синхровходы которого подключены к первому и второму выходу блока синхронизации, выход формировател  видеосигнала  вл етс  выходом видеосигнала устройства.