JPH0279152A - 複数プロセッサシステムにおける共有データの高速アクセス方式 - Google Patents
複数プロセッサシステムにおける共有データの高速アクセス方式Info
- Publication number
- JPH0279152A JPH0279152A JP23013788A JP23013788A JPH0279152A JP H0279152 A JPH0279152 A JP H0279152A JP 23013788 A JP23013788 A JP 23013788A JP 23013788 A JP23013788 A JP 23013788A JP H0279152 A JPH0279152 A JP H0279152A
- Authority
- JP
- Japan
- Prior art keywords
- shared data
- processor
- address
- data
- main memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 13
- 230000010365 information processing Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- 230000006378 damage Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のプロセッサを備える情報処理装置に関し
、特に、複数プロセッサシステムにおける共有データの
高速アクセスに関する。
、特に、複数プロセッサシステムにおける共有データの
高速アクセスに関する。
従来、複数プロセッサシステムにおける共有データアク
セス方式として、各プロセッサから自由にアクセスでき
る様に、メインメモリ上の固定番地に共有データのアド
レスをポイントするテーブルを方式及び直接、物理アド
レスにより、共有データをアクセスする方式が知られて
いる。
セス方式として、各プロセッサから自由にアクセスでき
る様に、メインメモリ上の固定番地に共有データのアド
レスをポイントするテーブルを方式及び直接、物理アド
レスにより、共有データをアクセスする方式が知られて
いる。
上述したメインメモリ上の固定番地に共有データのアド
レスをポイントするテーブルを備えるアクセス方式の場
合、少なくとも、2回はメインメモリへアクセスしなけ
れば、目的の共有データに到達できないという時間資源
の無、駄使いが生じるという問題点がある(メインメモ
リに対するアクセスは、ローカルメモリに対するアクセ
スより2時間がかかる)。加えて。
レスをポイントするテーブルを備えるアクセス方式の場
合、少なくとも、2回はメインメモリへアクセスしなけ
れば、目的の共有データに到達できないという時間資源
の無、駄使いが生じるという問題点がある(メインメモ
リに対するアクセスは、ローカルメモリに対するアクセ
スより2時間がかかる)。加えて。
このアクセス方式の場合には、メインメモリ上に、共有
データのアドレスをポイントするテーブルを備えるため
、複数のプロセッサからのテーブルへのアクセス(リー
ド・ライト)があり、そのため、データ破壊の恐れがあ
り、システムの信頼性が低いという問題点がある。(メ
インメモリは、どのプロセッサからもアクセス可である
。) 一方、直接、物理アドレスを用いて共有データをアクセ
スするアクセス方式では、物理アドレスを使うことによ
り共有データを常に同じアドレスに設置しなければなら
なくなり、共有データをダイナミックに配置することが
できず、そのため、拡張性・汎用性の欠如が生じるとい
う問題点がある。
データのアドレスをポイントするテーブルを備えるため
、複数のプロセッサからのテーブルへのアクセス(リー
ド・ライト)があり、そのため、データ破壊の恐れがあ
り、システムの信頼性が低いという問題点がある。(メ
インメモリは、どのプロセッサからもアクセス可である
。) 一方、直接、物理アドレスを用いて共有データをアクセ
スするアクセス方式では、物理アドレスを使うことによ
り共有データを常に同じアドレスに設置しなければなら
なくなり、共有データをダイナミックに配置することが
できず、そのため、拡張性・汎用性の欠如が生じるとい
う問題点がある。
本発明の目的は上述の点に鑑み、複数プロセッサシステ
ムにおいて、高速かつ、安全に、共有データをアクセス
する方式を提供することにある。
ムにおいて、高速かつ、安全に、共有データをアクセス
する方式を提供することにある。
本発明の複数プロセッサシステムにおける共有データの
高速アクセス方式は9個々のプロセッサが使用するデー
タを区別するためのプロセッサ識別手段と、該プロセッ
サ識別手段からの情報に基づいてローカルメモリ上の固
定番地に共有データのアドレスをポイントするテーブル
を作成するテーブル作成手段と、この作成されたテーブ
ルを用いて間接的に共有データをアクセスするデータ参
照手段とを有することを特徴としている。
高速アクセス方式は9個々のプロセッサが使用するデー
タを区別するためのプロセッサ識別手段と、該プロセッ
サ識別手段からの情報に基づいてローカルメモリ上の固
定番地に共有データのアドレスをポイントするテーブル
を作成するテーブル作成手段と、この作成されたテーブ
ルを用いて間接的に共有データをアクセスするデータ参
照手段とを有することを特徴としている。
本発明の複数プロセッサシステムにおける共有f−夕の
高速アクセス方式では、プロセッサ識別手段カ、ローダ
よシ、受は取ったシステム構成情報より、プロセッサ構
成を得、テーブル作成手段が、プロセッサ識別手段から
得たプロセッサ構成情報から2個々のプロセッサのロー
カルメモリに。
高速アクセス方式では、プロセッサ識別手段カ、ローダ
よシ、受は取ったシステム構成情報より、プロセッサ構
成を得、テーブル作成手段が、プロセッサ識別手段から
得たプロセッサ構成情報から2個々のプロセッサのロー
カルメモリに。
共有f−夕のアドレスをポイントスるテープ/lz 全
作成する。そして、実処理において、データ参照手段が
テーブル作成手段により得たローカルメモリ上の共有デ
ータアドレスをポイントするテーブルを使い間接的に目
的の共有データをアクセスする。
作成する。そして、実処理において、データ参照手段が
テーブル作成手段により得たローカルメモリ上の共有デ
ータアドレスをポイントするテーブルを使い間接的に目
的の共有データをアクセスする。
以下本発明について実施例によって説明する。
第1図を参照して1本発明が適用される情報処理装置は
複数のプロセッサ12a、12b、・・・。
複数のプロセッサ12a、12b、・・・。
12nを備えており、各プロセッサ12a〜12nはそ
れぞれプロセッサ識別手段13a〜13n。
れぞれプロセッサ識別手段13a〜13n。
テーブル作成手段14a〜14n、処理プログラム15
a〜15n、テーブル参照手段16a〜16n、及びロ
ーカルメモリ17a′〜17n′を備えている。
a〜15n、テーブル参照手段16a〜16n、及びロ
ーカルメモリ17a′〜17n′を備えている。
ローダ11から各プロセッサ128〜12nに対して、
システム構成情報が送くられると、プロセッサ識別手段
13a〜13nはこのシステム構成情報に基づいて各プ
ロセッサ1.2 a〜12nが使用するデータを区別す
る。
システム構成情報が送くられると、プロセッサ識別手段
13a〜13nはこのシステム構成情報に基づいて各プ
ロセッサ1.2 a〜12nが使用するデータを区別す
る。
テーブル作成手段14a〜14nはそれぞれプロセッサ
識別手段13a〜13nの情報を基にローカルメモリ1
7a′〜17n′上のポインタテーブル17a〜17n
に、メインメモリ上の共有データ18のアドレスをポイ
ントするテーブルを作成する。
識別手段13a〜13nの情報を基にローカルメモリ1
7a′〜17n′上のポインタテーブル17a〜17n
に、メインメモリ上の共有データ18のアドレスをポイ
ントするテーブルを作成する。
データ参照手段16a〜16nはそれぞれ処理プログラ
ム15a〜15nから、共有データアクセスの制御潅を
受は取シ、テーブル作成手段14a〜14nより得たロ
ーカルメモリ上のポインタチー 7’ ルl 7 a〜
17nを使い間接的にメインメモリ上の共有データ18
をアクセスする。
ム15a〜15nから、共有データアクセスの制御潅を
受は取シ、テーブル作成手段14a〜14nより得たロ
ーカルメモリ上のポインタチー 7’ ルl 7 a〜
17nを使い間接的にメインメモリ上の共有データ18
をアクセスする。
第2図に示すように、プロセッサ識別手段131〜13
nでの処理は、fロセッサ識別ステップ21.23.2
5とテーブル作成ステップ22゜24.26(それぞれ
第1図に示すテーブル作成手段14a、14b、14n
に対応する)とからなる。
nでの処理は、fロセッサ識別ステップ21.23.2
5とテーブル作成ステップ22゜24.26(それぞれ
第1図に示すテーブル作成手段14a、14b、14n
に対応する)とからなる。
第3図に示すように、テーブル作成手段14a〜14a
における処理は、7°ロセツサのオンから。
における処理は、7°ロセツサのオンから。
メインメモリ上の共有データ18のアドレスのポインタ
をメインメモリ上のポインタテーブルエリアよシ作成す
るステップ31と、ステップ31から得たポインタを各
プロセッサ121L〜12nのローカルメモリ上のポイ
ンタテーブル17a〜17nにセットするステップ32
とからなる。
をメインメモリ上のポインタテーブルエリアよシ作成す
るステップ31と、ステップ31から得たポインタを各
プロセッサ121L〜12nのローカルメモリ上のポイ
ンタテーブル17a〜17nにセットするステップ32
とからなる。
ここで、第1図〜第3図を参照して、共有データの高速
アクセス方式の動作について説明する。
アクセス方式の動作について説明する。
例えば、プロセッサ識別手段13aは、ローダ11から
受は取ったシステム構成情報よ91本プロセッサはプロ
セッサ12a、12b、・・・、12nのいずれかを識
別しくステップ21 : 23;25)。
受は取ったシステム構成情報よ91本プロセッサはプロ
セッサ12a、12b、・・・、12nのいずれかを識
別しくステップ21 : 23;25)。
テーブル作成手段(ステップ22:24:26)へと制
御権を移行する。
御権を移行する。
テーブル作成手段14aはプロセッサ識別手段13aか
ら得たプロ七ツサオン情報によりメインメモリ上のポイ
ンタテーブルエリアからメインメモリ上の共有データ1
8のアドレスをポイントする情報を作成する(ステップ
31)。そして9作成されたメインメモリ上の共有デー
タ18のアドレスをポイントする情報をローカルメモリ
上のポインタテーブル17aにセットする(ステップ3
2)。ここまでの処理を終了すると、プロセッサ12a
は、プロセッサ12b、・・・、fロセッサ]、 2
nへと遂次に制@権を移行しく7°ロセッサ間通信によ
る)、各々のプロセッサは、プロセッサ12aと同様の
処理(ステップ21〜26.ステップ31.32)を行
なう。
ら得たプロ七ツサオン情報によりメインメモリ上のポイ
ンタテーブルエリアからメインメモリ上の共有データ1
8のアドレスをポイントする情報を作成する(ステップ
31)。そして9作成されたメインメモリ上の共有デー
タ18のアドレスをポイントする情報をローカルメモリ
上のポインタテーブル17aにセットする(ステップ3
2)。ここまでの処理を終了すると、プロセッサ12a
は、プロセッサ12b、・・・、fロセッサ]、 2
nへと遂次に制@権を移行しく7°ロセッサ間通信によ
る)、各々のプロセッサは、プロセッサ12aと同様の
処理(ステップ21〜26.ステップ31.32)を行
なう。
テーブル参照手段16aは、処理プログラム15aから
制御権を移行され、ローカルメモリ上のポインタテーブ
ル17aのポインタにより、メインメモリ上の共有r−
夕18に対して間接的にアクセスすることを可能とする
。(テーブル参照手段16b・16nも同様に処理する
)〔発明の効果〕 以上説明したように本発明の複数プロセッサシステムに
おける共有データの高速アクセス方式では、共有データ
のアドレスをポイントするテーブルを各々の7’oセツ
サのローカルメモリ上に持つようにした事により、ロー
カルメモリに1回、メインメモリに1回アクセスすれば
、目的の共有データに到達できるために、メインメモリ
に2回アクセスしなければ、目的の共有データに到達で
きないという時間資源の無駄使いを回避できる効果があ
る。
制御権を移行され、ローカルメモリ上のポインタテーブ
ル17aのポインタにより、メインメモリ上の共有r−
夕18に対して間接的にアクセスすることを可能とする
。(テーブル参照手段16b・16nも同様に処理する
)〔発明の効果〕 以上説明したように本発明の複数プロセッサシステムに
おける共有データの高速アクセス方式では、共有データ
のアドレスをポイントするテーブルを各々の7’oセツ
サのローカルメモリ上に持つようにした事により、ロー
カルメモリに1回、メインメモリに1回アクセスすれば
、目的の共有データに到達できるために、メインメモリ
に2回アクセスしなければ、目的の共有データに到達で
きないという時間資源の無駄使いを回避できる効果があ
る。
また、共有データのアドレスをポイントするテーブルが
、メインメモリ上にあることによるテーブル破壊が回避
できるために、安全性(信頼性)が高くなる効果がある
。
、メインメモリ上にあることによるテーブル破壊が回避
できるために、安全性(信頼性)が高くなる効果がある
。
さらに、直接に物理アドレスを使い共有データをアクセ
スする場合に、常に共有データを同じアドレスに設置し
なければならないことに起因するプログラムの拡張性・
汎用性の欠如が生じず、フレキシブルなプログラムを作
成できるという効果がある。
スする場合に、常に共有データを同じアドレスに設置し
なければならないことに起因するプログラムの拡張性・
汎用性の欠如が生じず、フレキシブルなプログラムを作
成できるという効果がある。
第1図は本発明の複数プロセッサシステムにおける共有
データの高速アクセス方式の一実施例の構成図、第2図
は第1図中に示したプロセッサ識別手段における処理を
示す流れ図、第3図は第1図中に示したテーブル作成手
段における処理を示す流れ図である。 11 ・・・ローダm 12 a + 12 b *
・I 12 n ・・・プロセッサ、13a、13b、
・・・、13n・・・プロセッサ識別手段、14a 、
14b *・・・、14n・・・テーブル作成手段+
15 a s 15 b + ”’ t 15 n・・
・処理プログラム、16 a e 16 b−・・・、
16n・・・テーブル参照手段* l 7 a + 1
7 b 、−、t7n・・・ローカルメモリ上のポイン
タテーブル、18・・・メインメモリ上の共有データエ
リア。
データの高速アクセス方式の一実施例の構成図、第2図
は第1図中に示したプロセッサ識別手段における処理を
示す流れ図、第3図は第1図中に示したテーブル作成手
段における処理を示す流れ図である。 11 ・・・ローダm 12 a + 12 b *
・I 12 n ・・・プロセッサ、13a、13b、
・・・、13n・・・プロセッサ識別手段、14a 、
14b *・・・、14n・・・テーブル作成手段+
15 a s 15 b + ”’ t 15 n・・
・処理プログラム、16 a e 16 b−・・・、
16n・・・テーブル参照手段* l 7 a + 1
7 b 、−、t7n・・・ローカルメモリ上のポイン
タテーブル、18・・・メインメモリ上の共有データエ
リア。
Claims (1)
- 1、複数のプロセッサを備える情報処理システムにおい
て、前記複数のプロセッサのおのおのが使用するデータ
を区別するためのプロセッサ識別手段と、ローカルメモ
リ上の固定番地に格納された共有データのアドレスをポ
イントするテーブルを作成するテーブル作成手段と、該
テーブルを介して間接的に前記共有データをアクセスす
るデータ参照手段とを有し、前記共有データを高速アク
セスすることを特徴とする複数プロセッサシステムにお
ける共有データの高速アクセス方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23013788A JPH0279152A (ja) | 1988-09-16 | 1988-09-16 | 複数プロセッサシステムにおける共有データの高速アクセス方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23013788A JPH0279152A (ja) | 1988-09-16 | 1988-09-16 | 複数プロセッサシステムにおける共有データの高速アクセス方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0279152A true JPH0279152A (ja) | 1990-03-19 |
Family
ID=16903162
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23013788A Pending JPH0279152A (ja) | 1988-09-16 | 1988-09-16 | 複数プロセッサシステムにおける共有データの高速アクセス方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0279152A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205005A (ja) * | 2009-03-04 | 2010-09-16 | Nec Corp | 共通資源管理システム、方法、及び、プログラム |
-
1988
- 1988-09-16 JP JP23013788A patent/JPH0279152A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010205005A (ja) * | 2009-03-04 | 2010-09-16 | Nec Corp | 共通資源管理システム、方法、及び、プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61156445A (ja) | Tlbパ−ジ制御方式 | |
JPH0279152A (ja) | 複数プロセッサシステムにおける共有データの高速アクセス方式 | |
JP3066753B2 (ja) | 記憶制御装置 | |
JPH05257796A (ja) | 分散共有型メモリ管理方式 | |
JPH02253440A (ja) | 時分割マルチタスク実行装置 | |
JPS61134844A (ja) | 記憶装置における共用空間制御方式 | |
JPS5619153A (en) | Virtual computer system | |
JP2003248620A (ja) | 動的メモリ管理方法及び動的メモリ管理情報処理装置 | |
JPS61239354A (ja) | プロセツサ間通信方式 | |
JPS60134940A (ja) | 情報処理装置のレジスタ選択方式 | |
JPH06314231A (ja) | 共用メモリアクセス制御方法 | |
JPH0520191A (ja) | キヤツシユメモリ制御方式 | |
JPH05143391A (ja) | 仮想記憶方式のコンピユータにおけるメモリトレース方法 | |
JPS62184549A (ja) | 共有メモリ占有機能付端末装置 | |
JPS6073771A (ja) | 直接アクセス記憶装置の逐次化方法 | |
JPH03154130A (ja) | タスクスイッチング方式 | |
JPH04314151A (ja) | 共用データ域破壊防止方式 | |
JPS63265344A (ja) | デ−タ領域アクセス装置 | |
KR900014990A (ko) | 가상 컴퓨터를 위한 입.출력 처리 시스템 | |
JPS5817993B2 (ja) | 情報処理装置 | |
JPH02235168A (ja) | システムの情報処理方式 | |
JPS62100858A (ja) | 共有メモリ制御方式 | |
JPS61101864A (ja) | プログラム制御方式 | |
JPS61260345A (ja) | マルチプロセサ間のバス制御方式 | |
JPS6314255A (ja) | 仮想記憶の割当て制御方式 |