JPS62100858A - 共有メモリ制御方式 - Google Patents
共有メモリ制御方式Info
- Publication number
- JPS62100858A JPS62100858A JP24111885A JP24111885A JPS62100858A JP S62100858 A JPS62100858 A JP S62100858A JP 24111885 A JP24111885 A JP 24111885A JP 24111885 A JP24111885 A JP 24111885A JP S62100858 A JPS62100858 A JP S62100858A
- Authority
- JP
- Japan
- Prior art keywords
- address
- memory
- computer system
- area
- local memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
少なくとも、中央処理装置（ＣＰＵ）と、ローカルメモ
リ（ＬＭ）とからなる共通バス方式の計算機システムを
、複数個、疎結合、又は蜜結合で結合したシステムにお
いて、それぞれの計算機システムで、バス領域にマツピ
ングされたアドレスを上記ローカルメモリ（ＬＭ）の特
定の領域にマツピングする手段を設けることにより、該
ローカルメモリ（ＬＭ）の特定の領域を、当該システム
の共有メモリとして使用できるようにしたものである。
リ（ＬＭ）とからなる共通バス方式の計算機システムを
、複数個、疎結合、又は蜜結合で結合したシステムにお
いて、それぞれの計算機システムで、バス領域にマツピ
ングされたアドレスを上記ローカルメモリ（ＬＭ）の特
定の領域にマツピングする手段を設けることにより、該
ローカルメモリ（ＬＭ）の特定の領域を、当該システム
の共有メモリとして使用できるようにしたものである。
本発明は、中央処理装置（ＣＰＵ）と、ローカルメモリ
（ＬＭ）とからなる共通バス方式の計算機システムを、
複数個、疎結合、又は蜜結合で結合したシステムにおけ
る共有メモリ制御方式に関する。
（ＬＭ）とからなる共通バス方式の計算機システムを、
複数個、疎結合、又は蜜結合で結合したシステムにおけ
る共有メモリ制御方式に関する。
最近の計算機システムの普及に伴って、該計算機システ
ムで処理するデータ量が増加し、該計算機システムの処
理能力を向上させる為に、マルチプロセッサシステムを
構築することが盛んになってきた。
ムで処理するデータ量が増加し、該計算機システムの処
理能力を向上させる為に、マルチプロセッサシステムを
構築することが盛んになってきた。
この場合、記憶装置（メモリ）を共有する形式のマルチ
プロセッサシステムを構築することは、メモリ競合によ
ってシステム全体の処理能力に限界が生じる問題と、ハ
ードウェア資源上不経済となる問題がある。
プロセッサシステムを構築することは、メモリ競合によ
ってシステム全体の処理能力に限界が生じる問題と、ハ
ードウェア資源上不経済となる問題がある。
一方、マルチプロセッサシステムを構成する場合、それ
ぞれの計算機システムにはローカルメモリ（ＬＭ）があ
ることに着目し、これらのローカルメモリ（ＬＭ）にマ
ツピングすることができれば、経済的に共有メモリ（Ｃ
Ｍ）を構築することが期待できる。
ぞれの計算機システムにはローカルメモリ（ＬＭ）があ
ることに着目し、これらのローカルメモリ（ＬＭ）にマ
ツピングすることができれば、経済的に共有メモリ（Ｃ
Ｍ）を構築することが期待できる。
又、上記マルチプロセッサシステムにおいて、複数個の
計算機システム（＃Ｏ＝Ｉｎ）間での共有メモリを介し
たデータの授受をみると、例えば、一定量のデータを＃
Ｏ＝Ｏ＃１． ＃１＝＝＞＃２． ＃２悼＃３．・−と
云うように、巡回式に転送していることが多い。
計算機システム（＃Ｏ＝Ｉｎ）間での共有メモリを介し
たデータの授受をみると、例えば、一定量のデータを＃
Ｏ＝Ｏ＃１． ＃１＝＝＞＃２． ＃２悼＃３．・−と
云うように、巡回式に転送していることが多い。
このようなデータの授受形式をとるようにすることによ
り、データのバイブライン的な使用法が可能となり、当
該計算機システム全体の処理能力を向上させることがで
きる。
り、データのバイブライン的な使用法が可能となり、当
該計算機システム全体の処理能力を向上させることがで
きる。
上記計算機システム（＃０〜＃ｎ）間での他の共有メモ
リ（ＣＭ）の使用方法は、例えば、＃０と＃１との間で
交互に該共有メモリ（ＣＭ）を介してデータの交換を行
うケースである。
リ（ＣＭ）の使用方法は、例えば、＃０と＃１との間で
交互に該共有メモリ（ＣＭ）を介してデータの交換を行
うケースである。
何れの使用方法においても、それぞれの計算機システム
（＃０〜Ｋｎ）において、ある定まった量のデータをそ
れぞれの特定の領域の共有メモリ（ＣＭ）（例えば、＃
０〜＃ｎ）を介して授受していることが分かる。
（＃０〜Ｋｎ）において、ある定まった量のデータをそ
れぞれの特定の領域の共有メモリ（ＣＭ）（例えば、＃
０〜＃ｎ）を介して授受していることが分かる。
共有メモリ（ＣＭ）でのこのような使用形態に着目する
と、該共有メモリ（ＣＭ）は、各計算機システム（１０
〜＃ｎ）において、見掛は上、それぞれ異なる特定の領
域をアドレッシングするように構成しても良いことが理
解される。
と、該共有メモリ（ＣＭ）は、各計算機システム（１０
〜＃ｎ）において、見掛は上、それぞれ異なる特定の領
域をアドレッシングするように構成しても良いことが理
解される。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来の共有メモリの構成例を示した図であって、（、
□）は疎結合の場合を示し、（ｂ）は蜜結合（共通バス
に、共有メモリが接続されている場合を云う）の場合を
示し、■はメモリ全体を共有する場合を示し、■は一部
のメモリ領域を共有している場合を示している。
は従来の共有メモリの構成例を示した図であって、（、
□）は疎結合の場合を示し、（ｂ）は蜜結合（共通バス
に、共有メモリが接続されている場合を云う）の場合を
示し、■はメモリ全体を共有する場合を示し、■は一部
のメモリ領域を共有している場合を示している。
（ａ）の蜜結合による従来方式においては、共通ハスに
共有メモリが接続されている為、該共有メモリに対する
競合の問題があり、システム全体の処理能力に限界が生
じると云う問題があった。
共有メモリが接続されている為、該共有メモリに対する
競合の問題があり、システム全体の処理能力に限界が生
じると云う問題があった。
又、■のメモリ全体を共有する方式においても、該共有
メモリに対する競合の問題が大きく、余りシステム全体
の処理能力を向上できないと云う問題があった。
メモリに対する競合の問題が大きく、余りシステム全体
の処理能力を向上できないと云う問題があった。
疎結合で、且つ一部のメモリ領域を共有する方式は、処
理能力上からは、他の方式に比較して有利な方式ではあ
るが、専用の共有メモリと云うハードウェア資源を独立
に持つ必要があった。
理能力上からは、他の方式に比較して有利な方式ではあ
るが、専用の共有メモリと云うハードウェア資源を独立
に持つ必要があった。
本発明は上記従来の欠点に鑑み、一部のメモリ領域を共
有するマルチプロセッサシステムにおいては、それぞれ
の計算機システム内にローカルメモリ（ＬＭ）を持って
いることに着目し、該ローカルメモリ（ＬＭ）の特定領
域をシステムに共通なメモリとしてアクセスできる方法
を提供することを目的とするものである。
有するマルチプロセッサシステムにおいては、それぞれ
の計算機システム内にローカルメモリ（ＬＭ）を持って
いることに着目し、該ローカルメモリ（ＬＭ）の特定領
域をシステムに共通なメモリとしてアクセスできる方法
を提供することを目的とするものである。
第１図は本発明の詳細な説明する図である。
本図において、ＬＡは論理アドレスを示し、ＰＡはプロ
グラム側から見た実アドレスを示し、Ｒ４はローカルメ
モリ（ＬＭ） ２上の実アドレスを示している。
グラム側から見た実アドレスを示し、Ｒ４はローカルメ
モリ（ＬＭ） ２上の実アドレスを示している。
仮想メモリ空間上の論理アドレス（ＬＡ）はソフトウェ
アが作成したマツピングテーブル２２によってプログラ
ム側から見た実アドレス（ＰＡ）に変換される。
アが作成したマツピングテーブル２２によってプログラ
ム側から見た実アドレス（ＰＡ）に変換される。
この時、それぞれの計算機システム（＃０〜＃ｎ）にお
けるローカルメモリアドレス（ＬＡ）と、バス領域アド
レス（ＢＡ）とにマツピングされる。
けるローカルメモリアドレス（ＬＡ）と、バス領域アド
レス（ＢＡ）とにマツピングされる。
該バス領域アドレス（ＢＡ）は、それぞれの計算機シス
テム、或いはシステム全体に共通に接続される各種外部
装置をアドレッシングする為に使用される。
テム、或いはシステム全体に共通に接続される各種外部
装置をアドレッシングする為に使用される。
本発明においては、このバス領域アドレス（Ｂへ）の特
定のアドレスを共有メモリ（ＣＭ）に割り当てるように
構成する。
定のアドレスを共有メモリ（ＣＭ）に割り当てるように
構成する。
例えば、上記の実アドレス（ＰＡ）を１６ＭＢとし、口
−カルメモリアドレス（ＬＡ）用に、８ＭＢを割り当て
、残りの８ＭＢをバス領域アドレス（ＢＡ）に割り当て
た時、 計算機システム＃Ｏには、最初のＩＭＢ計算機システム
＃１には、次のＩＭＢ 計算機システム＃２には、その次のＩＭＢと云うような
割り当てを行う。
−カルメモリアドレス（ＬＡ）用に、８ＭＢを割り当て
、残りの８ＭＢをバス領域アドレス（ＢＡ）に割り当て
た時、 計算機システム＃Ｏには、最初のＩＭＢ計算機システム
＃１には、次のＩＭＢ 計算機システム＃２には、その次のＩＭＢと云うような
割り当てを行う。
即ち、各計算機システム（＃０〜＃ｎ）によって、互い
に独立な実アドレス（ＰＡ）空間を共有メモリ（Ｃど）
のアドレスとするように構成する。
に独立な実アドレス（ＰＡ）空間を共有メモリ（Ｃど）
のアドレスとするように構成する。
このようにして、各計算機システム（＃０〜＃ｎ）によ
って、プログラム上は、互いに異なる領域にマフピング
された共通メモリアドレスを、それぞれの計算機システ
ムのローカルメモリ（ＬＭ） ２の特定の領域（例えば
、最後のＩＭＢの領域で、本図では斜線で示しである）
２１に、ハードウェアによるマツピング回路３１によっ
てマツピングするように構成する。
って、プログラム上は、互いに異なる領域にマフピング
された共通メモリアドレスを、それぞれの計算機システ
ムのローカルメモリ（ＬＭ） ２の特定の領域（例えば
、最後のＩＭＢの領域で、本図では斜線で示しである）
２１に、ハードウェアによるマツピング回路３１によっ
てマツピングするように構成する。
即ち、本発明によれば、少なくとも、中央処理装置（ｃ
ｐｕ＞ と、ローカルメモリ（ＬＭ）とからなる計算機
システムを、複数個、疎結合、又は蜜結合で結合したシ
ステムにおいて、それぞれの計算機システムで、バス領
域にマツピングされたアドレスを上記ローカルメモリ（
ＬＭ）の特定の領域にマツピングする手段を設けること
により、該ローカルメモリ（ＬＭ）の特定の領域を、当
該システムの共有メモリ（ＣＭ）として使用できるよう
にしたものであるので、特に「共有メモリ」と云うハー
ドウェア資源を持たなくても、各計算機システムが木来
持っているローカルメモリ（ＬＭ）の一部をシステムの
共有メモリ（ＣＭ）として使用でき、システムの経済化
が図れる効果がある。
ｐｕ＞ と、ローカルメモリ（ＬＭ）とからなる計算機
システムを、複数個、疎結合、又は蜜結合で結合したシ
ステムにおいて、それぞれの計算機システムで、バス領
域にマツピングされたアドレスを上記ローカルメモリ（
ＬＭ）の特定の領域にマツピングする手段を設けること
により、該ローカルメモリ（ＬＭ）の特定の領域を、当
該システムの共有メモリ（ＣＭ）として使用できるよう
にしたものであるので、特に「共有メモリ」と云うハー
ドウェア資源を持たなくても、各計算機システムが木来
持っているローカルメモリ（ＬＭ）の一部をシステムの
共有メモリ（ＣＭ）として使用でき、システムの経済化
が図れる効果がある。
以下本発明の実施例を図面によって詳述する。
第２図は本発明の一実施例を示した図であって、（ａ）
°は全体のシステム構成を示し、（ｂ）が前述のハード
ウェアによるマツピング回路３１の具体例を示したもの
である。
°は全体のシステム構成を示し、（ｂ）が前述のハード
ウェアによるマツピング回路３１の具体例を示したもの
である。
先ず、各計算機システムが持っているローカルメモリ（
ＬＭ） ２の容量を、例えば、８ＭＢとし、バス領域ア
ドレスも同じ８ＭＢとすると、全体のメモリ空間は１６
ＭＢとなるので、前述のプログラムから見た実アドレス
（ＰＡ）は、４００〜Ａ２３迄の２４ビツト（１６ＭＢ
）で表すことができる。
ＬＭ） ２の容量を、例えば、８ＭＢとし、バス領域ア
ドレスも同じ８ＭＢとすると、全体のメモリ空間は１６
ＭＢとなるので、前述のプログラムから見た実アドレス
（ＰＡ）は、４００〜Ａ２３迄の２４ビツト（１６ＭＢ
）で表すことができる。
この時、上位のＡ２０〜Ａ２３はＩＭＢ単位のアドレス
空間を示すことになる。
空間を示すことになる。
このＩＭＢのブロックを、前述の各計算機システム（＃
０〜＃ｎ）が共有メモリ（Ｃｌ’ｌ）を使用する場合の
処理単位と考えると、例えば、＃０の計算機システムに
おいては、百計算機システム、或いは他の計算機システ
ムによって、バス領域アドレス（８ＭＢ）の最初のＩＭ
Ｂのメモリ空間にマツピングされた時（第１図のＢＡ
（＃０）で示す）、該バス領域アドレス（ＢＡ）を、該
ＩＯの計算機システムが持つローカルメモリ（ＬＭ）
２の最後のＩＭＢ領域（斜線で示す）２１にマンピング
するように機能させる。
０〜＃ｎ）が共有メモリ（Ｃｌ’ｌ）を使用する場合の
処理単位と考えると、例えば、＃０の計算機システムに
おいては、百計算機システム、或いは他の計算機システ
ムによって、バス領域アドレス（８ＭＢ）の最初のＩＭ
Ｂのメモリ空間にマツピングされた時（第１図のＢＡ
（＃０）で示す）、該バス領域アドレス（ＢＡ）を、該
ＩＯの計算機システムが持つローカルメモリ（ＬＭ）
２の最後のＩＭＢ領域（斜線で示す）２１にマンピング
するように機能させる。
同じようにして、＃１の計算機システムにおいては、上
記バス領域アドレスの第２番目のＩＭＢのメモリ空間に
マツピングされた時（第１図のＢＡｌｔｌ）で示す）、
８亥バス領域アドレス（ＢＡ）を、当８亥＃１の計算機
システムのローカルメモリ（ＬＭ） ２の最後のＩＭＢ
ＳＪｒ域（斜線で示す＞ ２１にマツピングするように
機能させる。
記バス領域アドレスの第２番目のＩＭＢのメモリ空間に
マツピングされた時（第１図のＢＡｌｔｌ）で示す）、
８亥バス領域アドレス（ＢＡ）を、当８亥＃１の計算機
システムのローカルメモリ（ＬＭ） ２の最後のＩＭＢ
ＳＪｒ域（斜線で示す＞ ２１にマツピングするように
機能させる。
以下、同じようにして、各計算機システム（＃２〜＃ｎ
）において、それぞれ上記バス領域アドレスの第ｎ＋１
番目のＩＭＢのメモリ空間にマツピングされた時、該バ
ス領域アドレス（ＢＡ）を、当該計算機システムのロー
カルメモリ（ＬＭ） ２の最後のＩＭＢ領域２１にマツ
ピングするように機能させる。
）において、それぞれ上記バス領域アドレスの第ｎ＋１
番目のＩＭＢのメモリ空間にマツピングされた時、該バ
ス領域アドレス（ＢＡ）を、当該計算機システムのロー
カルメモリ（ＬＭ） ２の最後のＩＭＢ領域２１にマツ
ピングするように機能させる。
このような共通メモリ制御を行う為の具体的なシステム
構成の例が、本図の（ａ）で示したもので、中央処理装
置（ＣＰＵ） １において、プログラムを実行し、前述
の第１図で説明した上記バス領域アドレス（ＢＡ） （
１１０〜＃ｎ）を付勢した時、本図のバスアダプタ（Ｂ
ＡＤＰ） ３がアクセスされ、上記のようなアドレスマ
ツピングを行うことにより、該パスアダブタ（ＢＡＤＰ
） ３．及びハス４を通して、対応する計算機システム
（＃０〜＃ｎ）のローカルメモリ（ＬＭ） ２の特定領
域２１を当該システムの共通メモリ（ＣＭ）としてアク
セスすることができる。
構成の例が、本図の（ａ）で示したもので、中央処理装
置（ＣＰＵ） １において、プログラムを実行し、前述
の第１図で説明した上記バス領域アドレス（ＢＡ） （
１１０〜＃ｎ）を付勢した時、本図のバスアダプタ（Ｂ
ＡＤＰ） ３がアクセスされ、上記のようなアドレスマ
ツピングを行うことにより、該パスアダブタ（ＢＡＤＰ
） ３．及びハス４を通して、対応する計算機システム
（＃０〜＃ｎ）のローカルメモリ（ＬＭ） ２の特定領
域２１を当該システムの共通メモリ（ＣＭ）としてアク
セスすることができる。
具体例で説明すると、計算機システム（＃Ｏ）がプログ
ラムから見た実アドレス（Ｐ八）のバス右頁域アドレス
（ＢＡ）の＃０で示すメモリ空間をアクセスした時、該
計算機システム（＃０）が持つローカルメモリ（ＬＭ）
２の共有メモリ領域２１をアクセスし、同じ計算機シス
テム（＃０）が上記バス領域アドレス（ＢＡ）のｎｌで
示すメモリ空間をアクセスした時には、計算機システム
（＃１）が持つローカルメモリ（ＬＭ） ２の共有メモ
リ領域２１をアクセスする。
ラムから見た実アドレス（Ｐ八）のバス右頁域アドレス
（ＢＡ）の＃０で示すメモリ空間をアクセスした時、該
計算機システム（＃０）が持つローカルメモリ（ＬＭ）
２の共有メモリ領域２１をアクセスし、同じ計算機シス
テム（＃０）が上記バス領域アドレス（ＢＡ）のｎｌで
示すメモリ空間をアクセスした時には、計算機システム
（＃１）が持つローカルメモリ（ＬＭ） ２の共有メモ
リ領域２１をアクセスする。
一般に、計算機システム（＃０ ＝＃ｎ）が、それぞれ
の計算機システム（＃０〜Ｋｎ）対応に、独立に設けら
れているバス領域アドレス（ＢＡ） （１０〜＃ｎ）を
相互にアクセスすることにより、対応する計算機システ
ム（＃０〜＃ｎ）が持つローカルメモリ（ＬＭ） ２の
特定領域２Ｉを、互いに独立に共有メモリ（ＣＭ）領域
として使用することができる。
の計算機システム（＃０〜Ｋｎ）対応に、独立に設けら
れているバス領域アドレス（ＢＡ） （１０〜＃ｎ）を
相互にアクセスすることにより、対応する計算機システ
ム（＃０〜＃ｎ）が持つローカルメモリ（ＬＭ） ２の
特定領域２Ｉを、互いに独立に共有メモリ（ＣＭ）領域
として使用することができる。
従って、前述のように、各計算機システム（＃０〜＃ｎ
）が、それぞれ独立した共有メモリ（Ｃ４）領域をアク
セスすることも、又は互いに２つの共有メモリ（ＣＭ）
間でデータの授受を行うことも容易に達成できることに
なる。
）が、それぞれ独立した共有メモリ（Ｃ４）領域をアク
セスすることも、又は互いに２つの共有メモリ（ＣＭ）
間でデータの授受を行うことも容易に達成できることに
なる。
この時の、バスアダプタ（ＢＡＤＰ） ３におけるアド
レスマツピング制御回路３１の具体例を示したものが、
本図の（ｂ）であって、プログラムから見た実アドレス
（Ｐ八） （ＡＯＯ〜Ａ２３）がローカルメモリ（ＬＭ
）２のメモリ空間（ＬＡ）を示している時（即ち、０〜
７＋ｌ１ｌＯ時）には、その侭、該ローカルメモリ（Ｌ
Ｍ） ２をアクセスするように機能するが、上記実アド
レス（ＰＡ） （ＡＯＯ〜Ａ２３）がバス領域アドレス
（ＢＡ）を示している時（即ち、８〜Ｆ （）１１の時
）には比較回路（ＣＯＭＰ） ３１１において、当該計
算機システムの装置番号とが比較される。
レスマツピング制御回路３１の具体例を示したものが、
本図の（ｂ）であって、プログラムから見た実アドレス
（Ｐ八） （ＡＯＯ〜Ａ２３）がローカルメモリ（ＬＭ
）２のメモリ空間（ＬＡ）を示している時（即ち、０〜
７＋ｌ１ｌＯ時）には、その侭、該ローカルメモリ（Ｌ
Ｍ） ２をアクセスするように機能するが、上記実アド
レス（ＰＡ） （ＡＯＯ〜Ａ２３）がバス領域アドレス
（ＢＡ）を示している時（即ち、８〜Ｆ （）１１の時
）には比較回路（ＣＯＭＰ） ３１１において、当該計
算機システムの装置番号とが比較される。
例えば、＃０の計算機システムにおいては、アドレスビ
ットＡ２０−Ａ２３と”８ ｆＨ）”とが比較され、一
致信号Ｃが得られると、マルチプレクサ（ＭＰＸ）３１
０を制御して、固定値’１１１’を選択し、ローカルメ
モリ（ＬＭ） ２の上位ビットのアドレス（Ａ２０〜Ａ
２２）とするように機能する。
ットＡ２０−Ａ２３と”８ ｆＨ）”とが比較され、一
致信号Ｃが得られると、マルチプレクサ（ＭＰＸ）３１
０を制御して、固定値’１１１’を選択し、ローカルメ
モリ（ＬＭ） ２の上位ビットのアドレス（Ａ２０〜Ａ
２２）とするように機能する。
この結果、当該＃０の計算機システムのローカルメモリ
（聞）２の最後のｌＭＢ２１がアクセスされる。
（聞）２の最後のｌＭＢ２１がアクセスされる。
詳１の計算機システムにおいては、アドレスビット八２
０〜Ａ２３と“９ＬＩ＋、”とが比較され、一致信号Ｃ
が得られると、マルチプレクサ（ＭＰＸ） ３１０を制
？Ｉｌｌ シて、固定値’１１１’を選択し、ローカル
メモリ（ＬＦＩ） ２の上位ビットのアドレス（Ａ２０
〜Ａ２２）とするように機能する。
０〜Ａ２３と“９ＬＩ＋、”とが比較され、一致信号Ｃ
が得られると、マルチプレクサ（ＭＰＸ） ３１０を制
？Ｉｌｌ シて、固定値’１１１’を選択し、ローカル
メモリ（ＬＦＩ） ２の上位ビットのアドレス（Ａ２０
〜Ａ２２）とするように機能する。
この結果、当該＃１の計算機システムのローカルメモリ
（ＬＭ） ２の最後の１？１Ｂ（２１）がアクセスされ
る。
（ＬＭ） ２の最後の１？１Ｂ（２１）がアクセスされ
る。
以下、同じようにして、それぞれの計算機システムにお
いて、前述のハス領域アドレス（ＢＡ）の内、共有メモ
リ（ＣＭ）に対応するアドレスが付勢された場合には、
上記比較回路（ＣＯＭＰ） ３１１において、該計算機
システムの装置番号に対応する値とが比較され、マルチ
プレクサ（ＭＰＸ） ３１０を制御して、固定値゛１１
１”を選択し、該計算機システムのローカルメモリ（Ｌ
Ｍ） ２の上位ビットのアドレス（八２０〜Ａ２２）と
するように機能する。
いて、前述のハス領域アドレス（ＢＡ）の内、共有メモ
リ（ＣＭ）に対応するアドレスが付勢された場合には、
上記比較回路（ＣＯＭＰ） ３１１において、該計算機
システムの装置番号に対応する値とが比較され、マルチ
プレクサ（ＭＰＸ） ３１０を制御して、固定値゛１１
１”を選択し、該計算機システムのローカルメモリ（Ｌ
Ｍ） ２の上位ビットのアドレス（八２０〜Ａ２２）と
するように機能する。
上記アドレス（Ａ２０〜Ａ２３）と共通メモリ（ｃｌ）
とのが、上記対応表で示された共有メモリ（ＣＭ）アド
レスをアクセスすることにより、それぞれの計算機シス
テムが持っている共有メモリ（ＣＭ）をアクセスするこ
とができる。
とのが、上記対応表で示された共有メモリ（ＣＭ）アド
レスをアクセスすることにより、それぞれの計算機シス
テムが持っている共有メモリ（ＣＭ）をアクセスするこ
とができる。
このように、本発明は、それぞれにおいて、ローカルメ
モリ（シＭ）を備えた複数個の計算機システムからなる
システムにおいて、バス領域アドレスの内、共通メモリ
（ＣＭ）に対応するアドレスが付勢された時、該アドレ
スをローカルメモリ（ＬＭ）の特定のアドレスにマンピ
ングする回路を設けて、該ローカルメモリ（ＬＭ）の特
定領域を該システムの共通メモリ（Ｃ１）として使用す
るようにした所に特徴がある。
モリ（シＭ）を備えた複数個の計算機システムからなる
システムにおいて、バス領域アドレスの内、共通メモリ
（ＣＭ）に対応するアドレスが付勢された時、該アドレ
スをローカルメモリ（ＬＭ）の特定のアドレスにマンピ
ングする回路を設けて、該ローカルメモリ（ＬＭ）の特
定領域を該システムの共通メモリ（Ｃ１）として使用す
るようにした所に特徴がある。
尚、上記の実施例においては、一部のメモリ領域を共有
する疎結合のシステム例で説明したが、蜜結合の場合に
も適用できることは云う迄もない事であり、その場合に
は、上記の例でバスアダプタ（ＲＡ叶）に設けられてい
たマツピング回路３１を、それぞれの計算機システム（
＃０〜ｕｎ）の中央処理装置（ＣＰＵ） １内に設ける
ことで、同じ機能を達成することができる。
する疎結合のシステム例で説明したが、蜜結合の場合に
も適用できることは云う迄もない事であり、その場合に
は、上記の例でバスアダプタ（ＲＡ叶）に設けられてい
たマツピング回路３１を、それぞれの計算機システム（
＃０〜ｕｎ）の中央処理装置（ＣＰＵ） １内に設ける
ことで、同じ機能を達成することができる。
以上、詳細に説明したように、本発明の共通メモリ制御
方式は、少なくとも、中央処理装置（ＣＰＵ）と、ロー
カルメモリ（ＬＭ）とからなる計算機システムを、複数
個、疎結合、又は蜜結合で結合したシステムにおいて、
それぞれの計算機システムで、ハス領域にマツピングさ
れたアドレスを上記ローカルメモリ（ＬＭ）の特定の領
域にマソビンクスる手段を設けることにより、該ローカ
ルメモリ（ＬＭ）の特定の領域を、当該システムの共有
メモリ（Ｃ旧として使用できるようにしたものであるの
で、特に「共有メモリ」と云うハードウェア資源を持た
なくても、各計算機システムが本来持っているローカル
メモリ（ＬＭ）の一部をシステムの共有メモリとして使
用でき、システムの経済化が図れる効果がある。
方式は、少なくとも、中央処理装置（ＣＰＵ）と、ロー
カルメモリ（ＬＭ）とからなる計算機システムを、複数
個、疎結合、又は蜜結合で結合したシステムにおいて、
それぞれの計算機システムで、ハス領域にマツピングさ
れたアドレスを上記ローカルメモリ（ＬＭ）の特定の領
域にマソビンクスる手段を設けることにより、該ローカ
ルメモリ（ＬＭ）の特定の領域を、当該システムの共有
メモリ（Ｃ旧として使用できるようにしたものであるの
で、特に「共有メモリ」と云うハードウェア資源を持た
なくても、各計算機システムが本来持っているローカル
メモリ（ＬＭ）の一部をシステムの共有メモリとして使
用でき、システムの経済化が図れる効果がある。
第１図は本発明の詳細な説明する図。
第２図は本発明の一実施例を示した図。
第３図は従来の共有メモリの構成例を示した図。
である。
図面において、
■は中央処理装置（ＣＰＵ） 、 ２はローカルメモリ
（Ｌｌ’ｌ）。 ３はバスアダプタ（ＢＡＤＰ） 。 ３１０はマルチプレクサ（ＭＰＸ）。 ３１１は比較回路（ＣＯＭＰ）。 ＡＯＯ−Ａ２３ はアドレスビット。 ＬＡは論理アドレス。 ＰＡはプログラムから見た実アドレス。 ＲＡは実アドレス。 をそれぞれ示す。 θ Ｇ
（Ｌｌ’ｌ）。 ３はバスアダプタ（ＢＡＤＰ） 。 ３１０はマルチプレクサ（ＭＰＸ）。 ３１１は比較回路（ＣＯＭＰ）。 ＡＯＯ−Ａ２３ はアドレスビット。 ＬＡは論理アドレス。 ＰＡはプログラムから見た実アドレス。 ＲＡは実アドレス。 をそれぞれ示す。 θ Ｇ
Claims (1)
- 【特許請求の範囲】 少なくとも、中央処理装置（ＣＰＵ）（１）と、ローカ
ルメモリ（ＬＭ）（２）とからなる共通バス方式の計算
機システムを、複数個、疎結合、又は蜜結合で結合した
システムにおいて、 それぞれの計算機システムで、バス領域にマッピングさ
れたアドレスを上記ローカルメモリ（ＬＭ）（２）の特
定の領域（２１）にマッピングする手段（３１）を設け
、 該手段（３１）によって、上記バス領域にマッピングさ
れたアドレスを、共有メモリ（ＣＭ）（２１）のアドレ
スとして使用するように制御することを特徴とする共有
メモリ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24111885A JPS62100858A (ja) | 1985-10-28 | 1985-10-28 | 共有メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24111885A JPS62100858A (ja) | 1985-10-28 | 1985-10-28 | 共有メモリ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100858A true JPS62100858A (ja) | 1987-05-11 |
Family
ID=17069550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24111885A Pending JPS62100858A (ja) | 1985-10-28 | 1985-10-28 | 共有メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100858A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105546A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 多重化共有メモリ制御方法、多重化共有メモリシステムおよび共有メモリ拡張方法 |
-
1985
- 1985-10-28 JP JP24111885A patent/JPS62100858A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03105546A (ja) * | 1989-09-20 | 1991-05-02 | Hitachi Ltd | 多重化共有メモリ制御方法、多重化共有メモリシステムおよび共有メモリ拡張方法 |
| US5551007A (en) * | 1989-09-20 | 1996-08-27 | Hitachi, Ltd. | Method for controlling multiple common memories and multiple common memory system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6205528B1 (en) | User specifiable allocation of memory for processes in a multiprocessor computer having a non-uniform memory architecture | |
| US5940870A (en) | Address translation for shared-memory multiprocessor clustering | |
| JP2625385B2 (ja) | マルチプロセッサシステム | |
| US8572206B2 (en) | Transaction processing using multiple protocol engines | |
| US7606995B2 (en) | Allocating resources to partitions in a partitionable computer | |
| JPS61103258A (ja) | 多重プロセッサ・システム | |
| EP0280251B1 (en) | Shared memory controller arrangement | |
| EP0497600B1 (en) | Memory access method and apparatus | |
| JP2609220B2 (ja) | マルチ・プロセツサ・システム | |
| JP3720981B2 (ja) | マルチプロセッサシステム | |
| MXPA05000788A (es) | Metodo para transferir datos en un sistema multiprocesador, sistema multiprocesador y procesador que realiza este metodo. | |
| JPS62100858A (ja) | 共有メモリ制御方式 | |
| US20020161452A1 (en) | Hierarchical collective memory architecture for multiple processors and method therefor | |
| US6721858B1 (en) | Parallel implementation of protocol engines based on memory partitioning | |
| JP3661531B2 (ja) | マルチプロセッサシステム及びそのアドレス解決方法 | |
| JPH0341862B2 (ja) | ||
| JPH03176754A (ja) | マルチプロセッサシステム | |
| JP2533162B2 (ja) | マルチプロセッサシステム | |
| Ramesh et al. | Reconfigurable shared and dedicated-bus multiprocessor for parallel computing | |
| JPH0562786B2 (ja) | ||
| JPS6356573B2 (ja) | ||
| JPH01134546A (ja) | 演算処理装置 | |
| JPH0368046A (ja) | メモリアクセス方式 | |
| JPH01140342A (ja) | 仮想計算機システム | |
| JPS6394348A (ja) | プリフイクス領域アクセス回路 |