KR900014990A - 가상 컴퓨터를 위한 입.출력 처리 시스템 - Google Patents
가상 컴퓨터를 위한 입.출력 처리 시스템 Download PDFInfo
- Publication number
- KR900014990A KR900014990A KR1019890015297A KR890015297A KR900014990A KR 900014990 A KR900014990 A KR 900014990A KR 1019890015297 A KR1019890015297 A KR 1019890015297A KR 890015297 A KR890015297 A KR 890015297A KR 900014990 A KR900014990 A KR 900014990A
- Authority
- KR
- South Korea
- Prior art keywords
- hardware
- identifier
- virtual
- input
- guest
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 가상 컴퓨터 제어 시스템이 원리 블록도,
제5도는 본 발명의 실시예의 블록도,
제12도는 본 발명의 다른 실시예의 원리를 나타내는 블록도.
Claims (14)
- 상기 가상 컴퓨터를 모니터하고, 상기 가상 컴퓨터들에 의해 인지되는 입/출력 장치 구조의 가상 식별자와 실제로 사용되는 물리 식별자 사이의 관계를 기술하는 변환 정보를 제공하기 위한 가상 컴퓨터 모니터 수단과, 상기 가상 컴퓨터 모니터 수단이 하드웨어 수단에 상기 변환정보를 제공할 때에, 상기 정보블록과 변환정보를 기초로 하여 상기 가상컴퓨터의 입/출력 처리를 행할 때에 필요한 내부-하드웨어 제어 블록군을 동적으로 취득하는 첫 번째 하드웨어 수단과, 가상 컴퓨터가 입/출력 명령을 발행할 때에 변환정보를 기초로하여, 각각의 가상 컴퓨터들에 의하여 발행된 입/출력 명령의 오퍼랜드에 포함된 가상 식별자를 물리 식별자로 변환하고, 내부-하드웨어 제어 블록 군의 한 제어블록을 확인하고, 상기 제어블록을 사용하여 입/출력 처리를 행하는 두번째 하드웨어 수단과, 입/출력 장치에 의한 내부-하드웨어 제어블록을 사용하므로써, 입/출력 인터럽트가 발생될 때에 상기 제어블록의 물리 식별자를 가상 컴퓨터에 의해 사용되는 가상 식별자로 변환하고, 가상 식별자를 사용하여 입/출력 식별자를 가상 컴퓨터에 제공하는 세번째 하드웨어 수단으로 이루어지고, 다수의 가장 컴퓨터에 제공되는 입/출력 장치구조를 기술하는 정보블록을 갖는 가상 컴퓨터 제어 시스템.
- 청구범위 제1항에 있어서, 상기 가상 컴퓨터 모니터 수단이 호스트이고, 상기 가상 컴퓨터들이 각각 게스트이고, 상기 가상 식별자가 게스트 서브 채널 번호이고, 상기 물리 식별자가 서브채널 번호이고, 상기 내부-하드웨어 제어 블록군이 서브채널을 포함하는 가상 컴퓨터 제어 시스템.
- 청구범위 제2항에 있어서, 상기 두번째 하드웨어 수단이 셋업 게스트 명령의 오퍼랜드인 게스트 상태 제어블록(GSCB)의 헤드 어드레스와 게스트 서브채널 번호의 어드레스 변환동작을 행하고, 상기 변환정보의 하나인 게스트 변환 테이블(GST)의 엔트리를 그리고, 상기 게스트 변환 테이블의 엔트리에 위치된 물리 I/O식별자와 물리 서브채널 번호를 읽어내는 가상 컴퓨터 제어 시스템.
- 청구범위 제3항에 있어서, 게스트 변환 테이블(GST)의 엔트리가 제어필드, 물리 I/O/식별자 및 물리 서브채널 번호를 포함하고, 상기 첫 번째 하드웨어 수단이 게스트 셋업 명령의 발행시에 서브채널 번호를 취득할 수 있는 여부, 호스트가 게스트I/O명령을 취득할 수 있는 여부 및 I/O 이터럽트가 취득되는 여부를 각각 지정하는 유효 플래그들과, 서브채널을 취득하고 설정하기 위하여 상기 하드웨어에 사용경로를 지정하기 위한 필드를 상기 제어필드가 포함하는 가상 컴퓨터 제어시스템.
- 청구범위 제3항에 있어서, 상기 두번째 하드웨어 수단이 GSCH번호와 GSCB를 기초로 하여 GSCB와 GST테이블을 참조 하므로써 물리 서브채널 번호를 액세스하는 가상 컴퓨터 제어 시스템.
- 청구범위 제3항에 있어서, 상기 두번째 하드웨어가 게스트I/O명령의 발생시에 GSCH번호와 GSCB를 기초로 하여 GSCB와 GST테이블을 참조하므로써 게스트I/O 식별자에 대응하는 GST엔트리를 액세스하고 엔트리내의 제어필드가 호스트 사용을 도시할 때에 CPU의 프로그램 카운터와 내부 레지스터들을 포함하는 게스트의 상태가 GSCB에서 내부 상태 세이빙 영역에 세이브된 후, 호스트가 오퍼랜드로서 게스트CPU식별자를 사용하므로써 인터럽트되며, 제어필드가 호스트 사용을 도시하지 않을 때에 GST에 기술된 물리 서브채널 식별자가 취득되는 가상 컴퓨터 제어 시스템.
- 청구범위 제2항에 있어서, 상기 세번째 하드웨어 수단이 물리 I/O장치에 의한I/O 이터럽트의 발행시에 취득된 인터럽트 발생 장치 식별 데이타를 어드레스 변환 테이블 ATT를 제공하고, 어드레스 변환 테이블의 엔트리로 부터 취득된 물리 서브채널 번호를 기초로하여 상기 변환정보의 하나인 가상 어드레스 변환 테이블 VATT의 헤드 어드레스로 부터의 변위를 얻고, 헤드 어드레스의 변위를 기초로 하여 VATT의 엔트리로부터 게스트 식별자와 게스트I/O식별자를 읽어내고, 결과적으로 상기 게스트들의에 입/출력 인터럽트를 발생하는 가상 컴퓨터 제어 시스템.
- 청구범위 제7항에 있어서, 상기 VATT가 상기 하드웨어에 의한 입력으로서 GST의 엔트리를 사용할 때에 형성되는 가상 컴퓨터 제어 시스템.
- 청구범위 제7항에 있어서, I/O 인터럽트가 호스트로 부터 얻어지는지 여부를 결정하는 유효 플래그와 호스트에 의한 특별 처리에 필요한I/O 인터럽트 플래그로 이루어지는 제어필드를 상기 VATT가 포함하고, 상기 하드웨어가I/O 인터럽트의 발행시에 VATT에 의해 물리 서브채널 번호를 변환된 인터럽트 발생장치의 식별자 데이타로부터 변환되는 물리 서브채널 번호를 기초로 하여 VATT로 부터 엔트리를 취득하기 위해 필요한 어드레스를 계산하고, 상기 유효 플래그를 기초로 하여 인터럽트가 호스트에 의하여 이루어지는지 여부를 결정하고, VATT로부터 게스트I/O 식별자를 끌어내는 가상 컴퓨터 제어 시스템.
- 청구범위 제1항에 있어서, 상기 첫번째 상기 두번째 및 세번째 하드웨어 수단이 시이퀀서인 가상 컴퓨터 제어 시스템.
- 가상 컴퓨터들을 모니터하고, 상기 가상 컴퓨터들에 의해 인지되는 입/출력 장치구조의 가상 식별자(B)와 실제로 사용되는 물리 식별자(C)사이의 관계를 기술하는 변환정보(D)(214,216)를 제공하는 가상 컴퓨터 모니터 수단(103)과, 상기 가상 컴퓨터 모니터 수단(103)이 상기 변환정보(D)(214,216)를 상기 하드웨어 수단(103)에 제공할 때에 상기 정보블록(A)과 변환정보(D)(214,216)를 기초로 하여 상기 가상 컴퓨터들의 입/출력 처리를 행하기 위해 필요한 내부-하드웨어 제어 블록군(E)(031,032)을 동적으로 취득하는 하드웨어 수단(104)와, 가상 컴퓨터가 입/출력 인터럽트를 발행할 때에 변환정보(D)(214)를 기초로 하여 각 가상 컴퓨터들에 의해 발행된 입/출력 명령의 오퍼랜드에 포함된 가상 식별자(B)를 물리식별자(C)로 변환하고, 내부-하드웨어 제어 블록 군(E)(031,032)의 한 제어블록을 확인하고, 상기 제어블록을 사용하여 입/출력 처리를 행하는 하드웨어 수단(104)와, 입/출력장치(105)에 의한 내부-하드웨어 제어블록(E)(031,032)을 사용하므로써, 입/출력 인터럽트가 발생될 때에 가상 컴퓨터에 의하여 사용되는 가상 식별자(B)로 상기 제어블록(E)(031,032)의 물리 식별자(C)를 변환시키기 위한 하드웨어 수단104 등으로 이루어지고, 다수의 가상 컴퓨터들(101,102)에 제공되는 입/출력 장치구조를 기술하는 정보블록(A)을 갖는 가상 컴퓨터 제어 시스템.
- 가상 컴퓨터들로 모니터하고, 상기 가상 컴퓨터들에 의해 인지되는 입/출력 장치구조의 가상 식별자와 실제로 사용되는 물리 식별자 사이의 관계를 기술하는 변환정보를 제공하는 단계와, 가상 컴퓨터 모니터가 상기 변환정보를 상기 하드웨어에 제공할 때에, 상기 정보 블록과 변환정보를 기초로하여, 상기 가상 컴퓨터들의 입/출력 처리를 실행하기 위해 필요한 내부-하드웨어 제어 블록군을 하드웨어에서 동적으로 취득하는 단계와, 가상 컴퓨터가 입/출력 명령을 발행할 때에, 변환 정보를 기초로 하여 각 가상 컴퓨터들에 의해 발행된 입/출력 명령의 오퍼랜드에 포함된 가상 식별자를 하드웨어에서 물리 식별자로 변환하고, 내부-하드웨어 제어 블록군의 한 제어블록을 확인하고, 상기 제어 블록을 사용하여 입/출력처리를 실행하는 단계와, 입/출력 장치에 의하여 내부-하드웨어 제어블록을 사용하므로써, 입/출력 인터럽트가 발생될 때에 가상 컴퓨터에 의해 사용되는 가상 식별자로 상기 제어 블록의 물리 식별자를 하드웨어에서 변환시키고, 가상 식별자를 사용하여 가상 컴퓨터에 입/출력 인터럽트를 제공하는 단계들로 이루어지고, 다수의 가상 컴퓨터들에 제공된 입/출력 장치구조를 기술하는 정보 블록을 갖는 가상 컴퓨터 시스템을 제어하는 방법.
- 호스트에 의한 게스트I/O명령의 발행시에 얻어진 게스트 식별자 데이타를 물리I/O식별자 데이타로 변환시키기 위한 첫 번째 변환 테이블 수단과, I/O장치에 의해 발행된 인터럽트 발생장치 식별자 정보로 부터 얻어진 물리 식별자 데이타를 게스트 식별자 데이타로 변환시키기 위한 두번째 변환 테이블 수단과, 상기 첫 번째와 두번째 테이블 수단의 어드레스를 제어하기 위한 하드웨어로서 상기 호스트 외부에 제공하는 어드레스 변환 회로로 이루어지고, 적어도 하나의 호스트를 사용하므로써 다수의 게스트들을 관리하기 위한 가상 컴퓨터 제어 시스템.
- 하드웨어의 인터럽트 마스크의 각 비트들이 각 논리CPU들과 논리CPU들 동작에 대응할 때에, 물리CPU의 하드웨어 인터럽트 마스크 내의 논리CPU에 대응하는 비트를 인에이블 상태로 삽입하느 수단과, 서브채널로부터 인터럽트를 수신 가능한 마스크비트 변환동작을 가장 우선으로 실행하는 논리 CPU에 대응하는 것의 각 서브채널들에 라이트되는 논리 CPUC와의 관련정보를 실현하기 위한 수단으로 이루어지는 CPU에 의해 동작되는 하드웨어 또는 소프트웨어로 부동(floating)인터럽트의 하드웨어 입력과 출력 인터럽트를 관리하기 위한 가상 컴퓨터 시스템에 사용하는 입/출력 제어 시스템.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63-267529 | 1988-10-24 | ||
JP63267529A JP2610966B2 (ja) | 1988-10-24 | 1988-10-24 | 仮想計算機制御方法 |
JP89-59628 | 1989-03-14 | ||
JP1-59628 | 1989-03-14 | ||
JP01059628A JP3138985B2 (ja) | 1989-03-14 | 1989-03-14 | 仮想計算機 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900014990A true KR900014990A (ko) | 1990-10-25 |
KR920004409B1 KR920004409B1 (ko) | 1992-06-04 |
Family
ID=26400686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019890015297A KR920004409B1 (ko) | 1988-10-24 | 1989-10-24 | 가상 컴퓨터를 위한 입.출력 처리 시스템 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0366416B1 (ko) |
KR (1) | KR920004409B1 (ko) |
AU (1) | AU614673B2 (ko) |
CA (1) | CA2001298C (ko) |
DE (1) | DE68927627T2 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6199137B1 (en) * | 1999-01-05 | 2001-03-06 | Lucent Technolgies, Inc. | Method and device for controlling data flow through an IO controller |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0619747B2 (ja) * | 1984-01-18 | 1994-03-16 | 株式会社日立製作所 | I/o命令実行方法、i/o割込処理方法およびそれらを用いた計算機システム |
JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
JPH0664537B2 (ja) * | 1986-01-17 | 1994-08-22 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デ−タ処理システム |
US4916608A (en) * | 1986-05-30 | 1990-04-10 | International Business Machines Corporation | Provision of virtual storage resources to an operating system control program |
EP0282213A3 (en) * | 1987-03-09 | 1991-04-24 | AT&T Corp. | Concurrent context memory management unit |
-
1989
- 1989-10-24 EP EP89310954A patent/EP0366416B1/en not_active Expired - Lifetime
- 1989-10-24 DE DE68927627T patent/DE68927627T2/de not_active Expired - Fee Related
- 1989-10-24 AU AU43708/89A patent/AU614673B2/en not_active Ceased
- 1989-10-24 CA CA002001298A patent/CA2001298C/en not_active Expired - Fee Related
- 1989-10-24 KR KR1019890015297A patent/KR920004409B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE68927627D1 (de) | 1997-02-20 |
DE68927627T2 (de) | 1997-04-24 |
KR920004409B1 (ko) | 1992-06-04 |
CA2001298C (en) | 1996-08-27 |
EP0366416A2 (en) | 1990-05-02 |
AU614673B2 (en) | 1991-09-05 |
AU4370889A (en) | 1990-07-19 |
EP0366416B1 (en) | 1997-01-08 |
EP0366416A3 (en) | 1992-04-15 |
CA2001298A1 (en) | 1990-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI336836B (en) | System and method for extending the cross-memory descriptor to describe another partition's memory | |
US5553291A (en) | Virtual machine control method and virtual machine system | |
US4779188A (en) | Selective guest system purge control | |
US9727359B2 (en) | Virtual machine function based sub-page base address register access for peripheral component interconnect device assignment | |
JPH06187178A (ja) | 仮想計算機システムの入出力割込み制御方法 | |
JPS6057438A (ja) | 仮想計算機システム制御装置 | |
US8738890B2 (en) | Coupled symbiotic operating system | |
EP0145960B1 (en) | Selective guest system purge control | |
US4621319A (en) | Personal development system | |
KR930022198A (ko) | 데이타 처리 장치 | |
EP0619899B1 (en) | Software control of hardware interruptions | |
US5524211A (en) | System for employing select, pause, and identification registers to control communication among plural processors | |
KR880014471A (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어시스템 | |
KR900014990A (ko) | 가상 컴퓨터를 위한 입.출력 처리 시스템 | |
KR920008602A (ko) | 번지공간을 공유하는 다수의 입출력장치를 구비한 컴퓨터 시스템 및 입출력장치와 프로세서간의 통신 관리방법 | |
JPH06332803A (ja) | 仮想計算機システムにおけるtlb制御方法 | |
JP3085730B2 (ja) | 複合cpuシステムの並列シミュレーション方式 | |
KR960018958A (ko) | 다중 프로세서 시스템에서 아토믹 명령어 수행시 데이타 버퍼를 사용한 메인 메모리 액세스 장치 | |
JPH0348937A (ja) | 仮想計算機システムにおける入出力命令実行方式 | |
JPH07134658A (ja) | 仮想計算機システムのアドレス変換バッファ制御方式 | |
JP2557366B2 (ja) | 入出力手順変換装置 | |
JPH0363822A (ja) | 計算機制御方式 | |
JPS63286944A (ja) | アドレス変換バツフア無効化方式 | |
JPS6113615B2 (ko) | ||
KR0171772B1 (ko) | 입출력 디바이스보드의 식별방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060525 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |