JPH0277862A - マイクロプロセッサのメモリ切り替え回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

この発明は、プログラムメモリ空間をマイクロプロセッ
サの内部（オンチップ）と外部の両方に有するマイクロ
プロセッサのシステムにおいて、システムの起動時また
はリセット時に選択されるプログラムメモリの内容を他
のプログラムメモリに転送して実行するマイクロプロセ
ッサのメモリ切り替え回路に関するものである。

【従来の技術】

第７図は、例えばテキサスインスツルメント社発行のデ
ィジタル　シグナル　プロセシング　アプリケーション
　ウィズ　ＴＭＳ　３２０　　ファミリイ　第１２章　
ハードウェア・インタフ二一ジング　トウ　ザ　ＴＭ　
Ｓ　３２０２０　　（ＤｉｇｉｔａｌＳｉｇｎａｌ　Ｐ
ｒｏｃｅｓｓｉｎｇ　Ａｐｐｌｉｃａｔｉｏｎｓ　ｗｉ
ｔｈ　ＴＭＳ３２０Ｆａｍｉｌｙ　５ｅｃｔｉｏｎ　１
２　Ｈａｒｄｗａｒｅ　Ｔｎｔｅｒｆａｃｉｎｇ　ｔｏ
　ｔｈｅＴＭＳ３２０２０）に示された従来のマイクロ
プロセンサのメモリ切り替え回路を示す構成図であり、
図において、１はマイクロプロセッサであり、このマイ
クロプロセッサ１はプログラムメモリとしてマイクロプ
ロセッサ１上の内部プログラムメモリ１ａ及び外部プロ
グラムメモリとしての実行用プログラムメモリ２．保存
用プログラムメモリ３を有する。保存用プログラムメモ
リ３は例えばＥＰＲＯＭなどのようなプログラムメモリ
であり、実行用プログラムメモリ２は例えばＳＲＡＭな
どのプログラムメモリである。５はプログラムメモリ選
択回路であり、マイクロプロセッサ１の有するメモリ空
間において、各メモリ素子を選択するために、マイクロ
プロセッサ１が出力するアドレス信号をデコードして各
プログラムメモリ２又は３のメモリ素子選択入力側にプ
ログラムメモリ選択信号を与え、いずれかの外部プログ
ラムメモリを動作状態とする。４はウェイトステート発
生器であり、マイクロプロセッサ１が非同期なデータの
書き込み／読み出し動作を行うためのデータ転送完了信
号（アクルッジ信号）を制御し、マイクロプロセッサ１
に出力する。ウェイトステート発生器４は、選択された
メモリ素子のアクセスタイムに応じてマイクロプロセッ
サの書き込み／読み出し動作を継続させるように、プロ
グラムメモリ選択回路５の出力したプログラムメモリ選
択信号を遅延させたのちにデータ転送完了信号として、
マイクロプロセッサ１に出力するものである。 次に動作について説明する。 マイクロプロセッサ１のプログラムは、−船釣に電源電
圧が取り去られてもその内容が失われないＥＰＲＯＭな
どの保存用プログラムメモリ３に保持され、電源投入時
もしくはシステムリセット時に、マイクロプロセッサ１
が初期的にプログラムの読み出しを開始するメモリ番地
に、あらかじめ、プログラムメモリ選択回路５を用いて
保存用プログラムメモリ３の先頭番地を割り付けておく
。 そして、マイクロプロセッサ１が順次その内容を読み出
してプログラムを実行する。 マイクロプロセッサ１は、プログラムの実行において、
プログラムの読み出し、解読、実行の動作を連続的に行
うため、マイクロプロセッサ１がメモリを読み出すこと
のできる最短サイクル時間内にプログラムデータを読み
出すことができない場合は、プログラムデータの読み出
しが完了するまでウェイトステート発生器４によって読
み出し動作が継続され、後続の解読、実行の動作が待た
されることになる。加えて、一般にＥＰＲＯＭなどの保
存用プログラムメモリ３は、アクセスタイムが大きいた
め、高速な実行を要求されるマイクロプロセッサシステ
ムでは、プログラムメモリ空間をアドレス信号を用いて
、保存用プログラムメモリ空間と実行用プログラムメモ
リ空間に分割する。さらに、アクセスタイムの大きい保
存用プログラムメモリ３に保持されたプログラム内容を
アクセスタイムの小さい高速な実行用プログラムメモリ
２に転送して、実行用プログラムメモリ２上のプログラ
ムを実行することが行われる。 第８図は第７図のメモリ切り替え回路を用いて前記プロ
グラムメモリ空間を分割した場合のメモリマツプの一例
を示す。図において、１ｂはマイクロプロセッサ１内の
内部プログラムメモリ１ａに相当するメモリ空間、３ｂ
は保存用プログラムメモリ３に相当するメモリ空間、２
ｂは実行用プログラムメモリ２に相当するメモリ空間で
ある。 この場合、この保存用プログラムメモリ３には、これの
内容を実行用プログラムメモリ２に転送するためのプロ
グラムとマイクロプロセッサシステムに所望の機能を実
現させるためのプログラムが保持されており、まず、実
行用プログラムメモリ２上で実行するプログラムを転送
する。さらに、転送が完了したのちに、実行用プログラ
ムメモリ６一 ２の先頭番地にジャンプして、実行用プログラムメモリ
２の内容を実行し、所望の機能を達する。

【発明が解決しようとする課題】

従来のマイクロプロセッサのメモリ切り替え回路は以上
のように構成されているので、プログラムメモリ空間を
プログラムメモリ選択回路５で分割して、一方をＥＰＲ
ＯＭなどの保存用プログラムメモリ３とし、他方をＳＲ
ＡＭなどの実行用プログラムメモリ２に分割しなければ
ならず、実際に使用できるプログラムメモリ空間が減少
するなどの問題点があり、また、この問題点を解決する
ためにはＤＭＡコントローラなどが必要なため、システ
ムが高価になるなどの問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、プログラムメモリ空間を分割したり、ＤＭＡ
コントローラなどを用いることなく、保存用プログラム
メモリの内容を実行用プログラムメモリに転送すること
のできるマイクロプロセッサのメモリ切り替え回路を得
ることを目的とする。

【課題を解決するための手段】

この発明に係るマイクロプロセッサのメモリ切り替え回
路は、保存用プログラムメモリまたは実行用プログラム
メモリをプログラムメモリ選択回路によって選択し、こ
のプログラムメモリ選択回路の出力であるプログラムメ
モリ選択信号を、メモリ選択信号切り替え回路により保
存用プログラムメモリまたは実行用プログラムメモリの
いずれかに切り替えて与え、前記メモリ選択信号切り替
え回路の出力を制御するためのメモリ切り替え信号を状
態保持回路に保持させ、前記状態保持回路をマイクロプ
ロセッサ周辺回路として割り付けるためのポート選択回
路を設け、システムリセットもしくは電源投入時に初期
状態制御信号を前記状態保持回路に出力して保存用プロ
グラムメモリが選択される様な初期メモリ切り替え信号
を和論理回路から出力させるようにしたものである。

【作用】

この発明におけるマイクロプロセッサのメモリ切り替え
回路は、あらかじめプログラムメモリとして選択された
保存用プログラムメモリの内容を読み出したのちに、状
態保持回路にメモリ切り替え信号を出力して実行用プロ
グラムメモリをプログラムメモリとして選択したのち、
読み出した保存用プログラムメモリの内容をプログラム
メモリである実行用プログラムメモリに書き出すことを
行う転送用のプログラムをマイクロプロセッサの内部プ
ログラムメモリ上で実行することにより、保存用プログ
ラムメモリの内容を実行用プログラムメモリに転送する
。

【発明の実施例】

以下、この発明の一実施例を図について説明する。第１
図において、８はプログラムメモリ選択回路５の出力で
あるプログラムメモリ選択信号を実行用プログラムメモ
リ２もしくは、保存用プログラムメモリ３のいずれかに
切り替えて出力するためのメモリ選択信号切り替え回路
であり、例えば二つの積論理回路８ａ、８ｂと一つの否
定回路８ｃとからなる。７は状態保持回路であり、メモ
リ選択信号切り替え回路８に与えるメモリ切り替え信号
を保持および出力する機能をもつ。６はボート選択回路
であり、プログラムメモリ選択回路５と同様な構成をも
って、マイクロプロセッサ１が出力するアドレス信号を
デコードし、前記状態保持回路７をマイクロプロセッサ
１のメモリ空間に割り付ける。ボート選択回路６の出力
は、マイクロプロセッサ１から状態保持回路７にメモリ
切り替え信号を書き込むことができるように、この状態
保持回路７に印加される。これにより、第１図において
ポート選択回路６で指定されたメモリ番地に“０”を書
き込めば、プログラムメモリとして保存用プログラムメ
モリ３にプログラムメモリ選択信号が出力され、“′１
パを書き込めばプログラムメモリとして実行用プログラ
ムメモリ２にプログラムメモリ選択信号が出力される。 ９は電源監視回路であり、電源立ち上げ時に一定時間電
源リセット信号を出力する。１０はリセット回路であり
、システムリセット時に一定時間システムリセット信号
を出力する。１１は和論理回路であり、前記電源リセッ
ト信号またはシスチー１〇− ムリセット信号のいずれかが印加された時に、前記状態
保持回路７のリセット入力に初期状態制御信号を印加し
て、初期的にプログラムメモリとして保存用プログラム
メモリ３を選択するように状態保持回路７の出力である
メモリ切り替え信号を確定させる作用をもつ。なお、こ
のほかの第７図。 第８図に示したものと同一の構成部分には同一符号を付
して、その重複する説明を省略する。 この第１図に示すメモリ切り替え回路のメモリマ・ノブ
を第２１１（Ａ）及び第２図（Ｂ）に示す。図において
、１ｂはマイクロプロセッサ１の内部プログラムメモリ
１ａに相当するメモリ空間、２ｂは実行用プログラムメ
モリ２に相当するメモリ空間、３ｂは保存用プログラム
メモリ３に相当するメモリ空間、７ｂは状態保持回路７
に相当するメモリ空間である。 次に動作を説明する。まず、前記ポート選択回路６にプ
ログラムメモリとして保存用プログラムメモリ３を選択
するために０”°を書き込んだ時には、第２図（Ａ）の
メモリマツプが用いられ、実行相プログラムメモリ２を
選択するためにｌ′”を書き込んだ時には、第２図（Ｂ
）のメモリマツプが用いられ、マイクロプロセッサ１が
ら状態保持回路７に相当するメモリ空間７ｂにデータと
してメモリ切り替え信号を書き込むことにより、同一の
プログラムメモリアドレスに実行用プログラムメモリ空
間２ｂと保存用プログラムメモリ空間を割り付けること
ができる。 つぎに、上記メモリ切り替え回路において、保存用プロ
グラムメモリ３の内容を実行用プログラムメモリ２に転
送するための方法について述べる。 第３図はこの方法を実行するために、マイクロプロセッ
サ１の内部プログラムメモリ１ａに保持させたプログラ
ムのフローチャートである。このプログラムは、プロセ
ッサ１の内部プログラムメモリ１ａが不揮発性のメモリ
ならば、あらかじめこのプログラムを保持しておき、電
源リセット時やシステムリセット時に選択される保存用
プログラムメモリ３で内部プログラムメモリ１ａの先頭
番地にジャンプし、その内容を実行する。また、内−１
１＝ 部プログラムメモリ１ａが読み出し／書き込み可能なメ
モリならば、従来のメモリ切り替え回路と同様にして、
電源リセット時やシステムリセット時に選択される保存
用プログラムメモリ３で内部プログラムメモリ１ａにこ
のプログラムを転送した後に（ステップ５Ｔ１）、内部
プログラムメモ’Ｊ　１　ａの先頭番地にジャンプし、
その内容を実行する。 内部プログラムメモリ１ａでは、保存用プログラムメモ
リ３から転送するプログラムデータが保持されている先
頭アドレスをセントして（ステップ５Ｔ２）　、プログ
ラムデータを読みだす（ステップ５Ｔ３）。つぎに、状
態保持回路７に相当するメモリ空間７ｂにデータ”　１
　”を書き込み、実行用プログラムメモリ２をプログラ
ムメモリ空間として選択したのちに（ステップ５Ｔ４）
、読み出したプログラムデータを実行用プログラムメモ
リ２に書き出す（ステップ５Ｔ５）。読み出し／書き込
みしたアドレスによって転送が終了したか否かを判定し
くステップ５Ｔ６）、転送が終了していなければ読み出
し／書き込みしたアドレスを更新したのちに（ステップ
５Ｔ７）、再び状態保持回路空間７ｂにデータ“０′”
を書き込み、保存用プログラムメモリ３をプログラムメ
モリ空間として選択し同様の処理を繰り返す（ステップ
５Ｔ８）。転送が終了したならば、実行用プログラムメ
モリ２の先頭番地にジャンプして所望の機能を達する（
ステップ５Ｔ９）。 なお、上記実施例ではメモリ空間７ｂをマイクロプロセ
ッサ１のメモリ空間に割り付けたが、入出力装置空間（
以下、Ｉ１０空間という）であってもよく、上記実施例
と同様の効果を奏する。また、上記実施例ではマイクロ
プロセッサ１のメモリ空間がプログラムメモリ空間とデ
ータメモリ空間とが同一のメモリ空間として与えられて
いる場合について述べたが、プログラムメモリ空間とデ
ータメモリ空間が分離して与えられるマイクロプロセッ
サシステムにおいても、同様にして保存用プログラムメ
モリ３の内容を実行用プログラムメモリ２に転送するこ
とができる。 第４図はこの発明の他の実施例を示す。これはプログラ
ムメモリ空間とデータメモリ空間とＩ１０空間とが分離
されたマイクロプロセッサ１のメモリ切り替え回路であ
り、図において、１２はデータ用メモリ、１３はデータ
メモリ選択回路、１４はメモリ選択信号切り替え回路８
Ａの入力に印加される状態設定回路である。 ｌはマイクロプロセッサであり、プログラムメモリ空間
、データメモリ空間およびＩ１０空間が分離されたアー
キテクチャをもつ。マイクロプロセッサｌのプログラム
メモリ空間、データメモリ空間、■１０重量計関するア
ドレス信号およびデータ信号は、同一の信号線を用いて
データのやり取りを行う。そのため、マイクロプロセッ
サ１は、外部に対してアクセスした空間がプログラムメ
モリ空間である場合にはプログラム空間アクセス信号を
、データ空間である場合にはデータ空間アクセス信号を
、Ｉ１０空間である場合にはＩ１０重量子クセス信号を
それぞれアドレス信号と合わせて出力する。また、実行
用プログラムメモリ２゜保存用プログラムメモリ３．デ
ータ用メモリ１２のアドレス信号入力およびデータ信号
入力にそれぞれ同一のアドレス信号、データ信号が印加
される。 プログラム空間アクセス信号、データ空間アクセス信号
は、それぞれプログラムメモリ選択回路５およびデータ
メモリ選択回路１３のそれぞれにアドレス信号と共に入
力され、それぞれプログラムメモリ選択信号、データメ
モリ選択信号をメモリ選択信号切り替え回路８Ａに出力
する。Ｉ１０重量子クセス信号は、アドレス信号と共に
ポート選択回路６に印加され、状態保持回路選択信号を
状態保持回路７に出力する。また、上記状態設定回路１
４は保存用プログラムメモリ３．データ用メモリ１２．
実行用プログラムメモリ２を動作状態にしないようなレ
ベルの論理信号（メモリ素子不活性信号）を設定するも
のである。さらに、メモリ選択信号切り替え回路８Ａは
、例えば三つの２人力１出力マルチプレクサ８ａ、８ｂ
、８ｃからなり、第１図と同様にして、状態保持回路７
にデータとして′°０”を書き込むことにより、プログ
ラムメモリとして保存用プログラムメモリ３を割り付け
ることができ、データとして“１”′を書き込むことに
より、プログラムメモリとして実行用メモリ２を割り付
けることができる。 次に動作について説明する。まず、メモリ選択信号切り
替え回路８Ａは、プログラムメモリ選択信号とデータメ
モリ選択信号を同時に切り替えることができ、以下のよ
うに動作する。 第一の２人力１出力マルチプレクサ８ａは、プログラム
メモリとして保存用プログラムメモリ３を選択した時に
、前記プログラムメモリ選択信号が保存用プログラムメ
モリに印加され、プログラムメモリとして実行用プログ
ラムメモリ２を選択した時に、前記メモリ不活性信号が
保存用プログラムメモリ３に印加されるように接続され
る。 第二の２人力１出力マルチプレクサ８ｂは、プログラム
メモリとして保存用プログラムメモリ３を選択した時に
、前記メモリ不活性信号がデータ用メモリに印加され、
プログラムメモリとして実行用プログラムメモリ２を選
択した時に、前記データメモリ選択信号がデータ用プロ
グラムメモリに印加されるように接続される。 第三の２人力１出力マルチブレクサ８Ｃは、プログラム
メモリとして保存用プログラムメモリ３を選択した時に
、前記データメモリ選択信号がデータ用メモリに印加さ
れ、プログラムメモリとして実行用プログラムメモリ２
を選択した時に、前記プログラムメモリ選択信号がデー
タ用プログラムメモリに印加されるように接続される。 この第４図に示すメモリ切り替え回路のメモリマツプを
第５図（Ａ）及び第５図（Ｂ）に示す。同図において、
１ｂはマイクロプロセッサ１の内部プログラムメモリ１
ａに相当するメモリ空間、２ｂは実行用プログラムメモ
リ２に相当するメモリ空間、３ｂは保存用プログラムメ
モリ３に相当するメモリ空間、７ｂは状態保持回路７に
相当するＩ１０空間である。第５図（＾）は前記ポート
選択回路６にプログラムメモリとして保存用プログラム
メモリ３を選択するために′°０”を書き込んだ時であ
り、第５図（Ｂ）は実行用プログラムメモリ２を選択す
るためにパ１”を書き込んだ時である。 このようにマイクロプロセッサｌがら状態保持回路７に
相当するＩ１０重量子ｂにデータとしてメモリ切り替え
信号を書き込むことにより、同一のプログラムメモリア
ドレスに実行用プログラムメモリ空間２ｂと保存用プロ
グラムメモリ空間３ｂを割り付けることができる。さら
に、プログラムメモリとして保存用プログラムメモリ３
を選択した場合は、データ用メモリとして実行用プログ
ラムメモリ２が選択され、プログラムメモリとして実行
用プログラムメモリ２を選択した場合は、データメモリ
としてデータ用メモリが選択される。 つぎに、上記メモリ切り替え回路を用いて保存用プログ
ラムメモリ３の内容を実行用プログラムメモリ２に転送
するための方法について述べる。 電源監視回路９やリセット回路１０および和論理回路１
１により、第１図と同様に電源立ち上げ時もしくはシス
テムリセット時に、プログラムメモリとして保存用プロ
グラムメモリ３が選択され、データ用メモリとして実行
用プログラムメモリ２が選択されている。従って、従来
のマイクロプロセッサ１のメモリ切り替え回路と同様に
保存用プログラムメモリ３上でプログラムメモリ空間に
割り付けられた保存用プログラムメモリ３の内容をプロ
グラムデータとして読み出し、データメモリ空間に割り
付けられた実行用プログラムメモリ２にデータとしてそ
の内容を書き出すことを繰り返す。プログラムデータを
転送し終わったのちに、内部プログラムメモリ１ａで第
６図に示すプログラムを実行する。すなわち、プログラ
ムメモリとして実行用プログラムメモリ２を選択した後
に（ステップ５ＴＩＩ）、実行用プログラムメモリ２の
先頭番地にジャンプして所望の機能を達する（ステップ
５Ｔ１２）。

【発明の効果】

以上のように、この発明によればプログラムメモリ選択
信号をメモリ選択信号切り替え回路によって保存用プロ
グラムメモリと実行用プログラムメモリのいずれかに切
り替えて出力するように構成したので、マイクロプロセ
ッサのプログラムメモリ空間を分割する必要がなくなり
、実際に使用できるプログラムメモリ空間を大きく取る
ことができるものが得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によるマイクロプロセッサ
のメモリ切り替え回路を示すブロック接続図、第２図は
この発明の一実施例によるマイクロプロセッサのメモリ
マツプ図、第３図はこの発明の一実施例によるマイクロ
プロセッサの内部プログラムメモリ上で実行する転送用
プログラムのフローチャート、第４図はこの発明の他の
実施例によるマイクロプロセッサのメモリ切り替え回路
を示すブロック接続図、第５図はこの発明の他の実施例
によるマイクロプロセッサのメモリマツプ図、第６図は
この発明の他の実施例によるマイクロプロセッサの内部
プログラムメモリ上で実行する転送用プログラムのフロ
ーチャート、第７図は従来のマイクロプロセッサのメモ
リ切り替え回路を示すブロック接続図、第８図は従来の
マイクロプロセッサのメモリマツプ図である。 １はマイクロプロセッサ、２は実行用プログラムメモリ
、３は保存用プログラムメモリ、４はウェイトステート
発生器、５はプログラムメモリ選択回路、６はボート選
択回路、７は状態保持回路８．８Ａはメモリ選択信号切
り替え回路、１１は和論理回路、１２はデータ用メモリ
、１３はデータメモリ選択回路、１４は状態設定回路。 なお、図中、同一符号は同一、又は相当部分を示す。 （Ａ） （Ｂ） 実行用プログラム メモリ３に時 手続補正書（自発） ＝　□１・府９ヨ

Claims (1)

【特許請求の範囲】
1. マイクロプロセッサのプログラムを保持する保存用プロ
   グラムメモリと、前記保存用プログラムメモリの内容を
   転送して実際のプログラムを実行する実行用プログラム
   メモリと、前記保存用プログラムメモリや実行用プログ
   ラムメモリの各素子を指定するために読み出し／書き込
   みのアドレス信号を用いてプログラムメモリ選択信号を
   出力するプログラムメモリ選択回路と、前記プログラム
   メモリ選択信号を前記保存用プログラムメモリもしくは
   前記実行用プログラムメモリのいずれか一方に出力し、
   他方に前記メモリ素子を動作しないようなレベルの論理
   信号を出力するメモリ選択信号切り替え回路と、このメ
   モリ選択信号切り替え回路の出力を制御するメモリ切り
   替え信号を出力、保持する状態保持回路と、この状態保
   持回路を前記マイクロプロセッサのメモリ空間もしくは
   入出力装置空間に割り付けるポート選択回路と、前記マ
   イクロプロセッサ等の各回路の電源立ち上げ時やシステ
   ムリセット時において、前記プログラムメモリ選択信号
   が保存用プログラムメモリに印加されるようなメモリ切
   り替え信号を、前記状態保持回路に発生させるための和
   論理回路と、前記メモリ選択信号切り替え回路の出力に
   応じて、前記マイクロプロセッサの読み出し／書き込み
   動作を継続させるためのデータ転送完了信号を制御する
   ウェイトステート発生器とを備えたマイクロプロセッサ
   のメモリ切り替え回路。