JPH027748A - 直角位相の２つの軸に沿って搬送波を変調するディジタル伝送における再生時点のサーボ制御方法及び該方法を実施する装置 - Google Patents
直角位相の２つの軸に沿って搬送波を変調するディジタル伝送における再生時点のサーボ制御方法及び該方法を実施する装置Info
- Publication number
- JPH027748A JPH027748A JP1039170A JP3917089A JPH027748A JP H027748 A JPH027748 A JP H027748A JP 1039170 A JP1039170 A JP 1039170A JP 3917089 A JP3917089 A JP 3917089A JP H027748 A JPH027748 A JP H027748A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- converter
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 24
- 230000005540 biological transmission Effects 0.000 title claims description 7
- 230000008929 regeneration Effects 0.000 claims description 17
- 238000011069 regeneration method Methods 0.000 claims description 17
- 238000011084 recovery Methods 0.000 claims description 11
- 230000032683 aging Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910000806 Latten Inorganic materials 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 235000013311 vegetables Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0062—Detection of the synchronisation error by features other than the received signal transition detection of error based on data decision error, e.g. Mueller type detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Support Of The Bearing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、直角位相の２つの軸に沿って搬送波を変調す
るディジタル伝送における再生時点のサーボ制御方法及
び該方法を実施する装置に係る。
るディジタル伝送における再生時点のサーボ制御方法及
び該方法を実施する装置に係る。
本発明は、ディジタル伝送で受信された信号の再生、よ
り詳細にはディジタルマイクロ波ビームを使用するとき
、特に中間周波数で時間等化器を使用するときに受信さ
れた信号の再生に係る。
り詳細にはディジタルマイクロ波ビームを使用するとき
、特に中間周波数で時間等化器を使用するときに受信さ
れた信号の再生に係る。
直角位相の２つの軸に沿った搬送波の振幅及び位相の変
調及び復調に基づくディジタル伝送に関する技術的課題
は、復調信号の受信側のチャネルＸ及びＹの各々におい
て再生時点の理想的な位置合わせを行なうことである。
調及び復調に基づくディジタル伝送に関する技術的課題
は、復調信号の受信側のチャネルＸ及びＹの各々におい
て再生時点の理想的な位置合わせを行なうことである。
受信側で正しい判断を行なうため、即ち再生信号が送信
信号と一致するような判断を行なうためには、チャネル
Ｘ及びＹの各々において使用される判断時点がｆｉ適判
断時点にできるだけ近いことが必須である。
信号と一致するような判断を行なうためには、チャネル
Ｘ及びＹの各々において使用される判断時点がｆｉ適判
断時点にできるだけ近いことが必須である。
しかしながら、再生クロックを回復させるために受信信
号を処理する必要があること及び、再生時点に受信信号
から採取された情報によってサーボ制御される時間等化
器がある種の変調クロックの回復方法の妨害となる等の
欠点がある。
号を処理する必要があること及び、再生時点に受信信号
から採取された情報によってサーボ制御される時間等化
器がある種の変調クロックの回復方法の妨害となる等の
欠点がある。
従って、１９７６年５月のＩＥＥＥ Ｔｒａｎｓ、 ｏ
ｎ Ｃｏｍｍ、に発表されたに、Ｈ，Ｍｕｅｌｌｅｒ及
びＭ、 ｈｕｌｌｅｒの論文ｒＴｉｍｉｎｇ Ｒｅｃｏ
ｖｅｒｙ ｉｎ Ｄｉｇｉｔａｌ ５ｙｎｃｈｒｏｎｏ
ｕｓ （ｌａｔａＲｅｃｅｉｖｅｒｓ」に記載されたク
ロックサーボ制御方法の欠点は、位相特性を損なう（ｆ
ｌａｔｔｅｎ ｏｕｔ）時間等化器（中間周波数または
ベースバンド）が存在することである。
ｎ Ｃｏｍｍ、に発表されたに、Ｈ，Ｍｕｅｌｌｅｒ及
びＭ、 ｈｕｌｌｅｒの論文ｒＴｉｍｉｎｇ Ｒｅｃｏ
ｖｅｒｙ ｉｎ Ｄｉｇｉｔａｌ ５ｙｎｃｈｒｏｎｏ
ｕｓ （ｌａｔａＲｅｃｅｉｖｅｒｓ」に記載されたク
ロックサーボ制御方法の欠点は、位相特性を損なう（ｆ
ｌａｔｔｅｎ ｏｕｔ）時間等化器（中間周波数または
ベースバンド）が存在することである。
１９８６年５月のＩＥＥＥ Ｔｒａｎｓ、 ｏｎ Ｃｏ
ｍｍ、に発表されたＨ、 ５ａｒｉ等の論文「旧ｎｉｍ
ｕｍ Ｍｅａｎ−Ｓｑｕａｒｅ ＥｒｒｏｒＴｉｍｉｎ
ｇ Ｒｅｃｏｖｅｒｙ Ｓｃｈｅｍｅｓ ｆｏｒ Ｄｉ
ｇｉｔａｌ Ｅｑｕａｌｉ−Ｚｅｒ！ＪＪに記載された
クロックサーボ制御方法の欠点は、中間周波数の時間等
化によって誘発された結合があるためＸ及びＹの２つの
チャネルに対して同時に使用することができない（中間
周波数の時間等化によって誘発された結合があるため一
方のチャネルに対するサーボ制御が他方のチャネルに対
するサーボ制御の位相特性を損なう）ことである。
ｍｍ、に発表されたＨ、 ５ａｒｉ等の論文「旧ｎｉｍ
ｕｍ Ｍｅａｎ−Ｓｑｕａｒｅ ＥｒｒｏｒＴｉｍｉｎ
ｇ Ｒｅｃｏｖｅｒｙ Ｓｃｈｅｍｅｓ ｆｏｒ Ｄｉ
ｇｉｔａｌ Ｅｑｕａｌｉ−Ｚｅｒ！ＪＪに記載された
クロックサーボ制御方法の欠点は、中間周波数の時間等
化によって誘発された結合があるためＸ及びＹの２つの
チャネルに対して同時に使用することができない（中間
周波数の時間等化によって誘発された結合があるため一
方のチャネルに対するサーボ制御が他方のチャネルに対
するサーボ制御の位相特性を損なう）ことである。
従来技術の別の回路においては、く信号に作用する非線
形デバイス、例えば信号の平均レベル通過を検出しこれ
に基づいてクロックレートスペクトルラインを創出する
微分器を用いてンクロツク周波数スペクトルラインが各
チャネルにおいて再生され、次に、フェーズロックドル
ープを用いて該周波数ラインを同期させる（このように
すると狭帯域濾過が行なわれるので回収されたクロック
のノイズが比較的小さい）。最後に、（サーマルノイズ
の存在下にエラー率が最小になるように）設定中に手動
調整できる移相器を使用し最適位相をもつ受信信号をサ
ンプリングする。
形デバイス、例えば信号の平均レベル通過を検出しこれ
に基づいてクロックレートスペクトルラインを創出する
微分器を用いてンクロツク周波数スペクトルラインが各
チャネルにおいて再生され、次に、フェーズロックドル
ープを用いて該周波数ラインを同期させる（このように
すると狭帯域濾過が行なわれるので回収されたクロック
のノイズが比較的小さい）。最後に、（サーマルノイズ
の存在下にエラー率が最小になるように）設定中に手動
調整できる移相器を使用し最適位相をもつ受信信号をサ
ンプリングする。
この方法の重大な欠点は、サーマルノイズの存在下に最
小エラー率を得るためには２つのチャネルＸ及びＹの移
相器を手動調整しなければならないことである。（チャ
ネルＸ及びＹからでた再生ディジタル信号が多重化され
るので）エラー率は異なる２つのパラメータに依存し、
従って調整を繰り返すことによって最適値を探す必要が
ある。
小エラー率を得るためには２つのチャネルＸ及びＹの移
相器を手動調整しなければならないことである。（チャ
ネルＸ及びＹからでた再生ディジタル信号が多重化され
るので）エラー率は異なる２つのパラメータに依存し、
従って調整を繰り返すことによって最適値を探す必要が
ある。
他方、種々の要因（老化、温度、給電電圧の変動等）に
よる位相ドリフトが十分に補償されない。
よる位相ドリフトが十分に補償されない。
この方法では２つのチャネルに共通のドリフＩ〜（共通
モード）だけが時間等化器によって補償され、微分ドリ
フト（ｄｉｆｆｅｒｅｎｔｉａｌ ｄｒｉｆｔ）は補償
されないので受信器の性能が低下する。
モード）だけが時間等化器によって補償され、微分ドリ
フト（ｄｉｆｆｅｒｅｎｔｉａｌ ｄｒｉｆｔ）は補償
されないので受信器の性能が低下する。
本発明の目的は上記のごとき欠点を是正することである
。
。
このために本発明は、直角位相の２つの軸に沿って搬送
波を変調するディジタル伝送における再生時点をサーボ
制御する方法を提供する。本発明方法では、一方のチャ
ネルの最適再生時点が手動調整によって探索される。本
発明方法の特徴は、２つのチャネルにおける位相パルス
応答の対応する２つのサンプルを比較し、パルス応答の
２つのサンプルが等しくなるように第２チャネル（チャ
ネルＹ）の再生時点のオフセットを調整することである
。
波を変調するディジタル伝送における再生時点をサーボ
制御する方法を提供する。本発明方法では、一方のチャ
ネルの最適再生時点が手動調整によって探索される。本
発明方法の特徴は、２つのチャネルにおける位相パルス
応答の対応する２つのサンプルを比較し、パルス応答の
２つのサンプルが等しくなるように第２チャネル（チャ
ネルＹ）の再生時点のオフセットを調整することである
。
本発明はまた、
一方のチャネル（チャネルＸ）用の手動調整される第１
再生回路と、 他方のチャネル（チャネルＹ）用の電気制御される第２
再生回路と、 これらの２つの再生回路の出力信号を比較し第２再生回
路を制御する比較回路と を含む本発明の方法を実施する装置を提供する。
再生回路と、 他方のチャネル（チャネルＹ）用の電気制御される第２
再生回路と、 これらの２つの再生回路の出力信号を比較し第２再生回
路を制御する比較回路と を含む本発明の方法を実施する装置を提供する。
好ましくは、第１及び第２の再生回路が夫々、対応チャ
ネルの入力と出力との間に各々配置された第１及び第２
のアナログ−ディジタルコンバータと、対応チャネルの
入力と対応アナログ−ディジタルコンバータのクロック
入力との間に各々配置された第１及び第２のクロック回
復回路とを含む。第１クロック回復回路は、非線形デバ
イスとフェーズロックドループと手動調整自在な第１移
相器とを直列に含む。第２クロック回復回路は、第２非
線形デバイスと第２フェーズロックドループと電気制御
される第２移相器とを直列に含む。
ネルの入力と出力との間に各々配置された第１及び第２
のアナログ−ディジタルコンバータと、対応チャネルの
入力と対応アナログ−ディジタルコンバータのクロック
入力との間に各々配置された第１及び第２のクロック回
復回路とを含む。第１クロック回復回路は、非線形デバ
イスとフェーズロックドループと手動調整自在な第１移
相器とを直列に含む。第２クロック回復回路は、第２非
線形デバイスと第２フェーズロックドループと電気制御
される第２移相器とを直列に含む。
添付図面に示す非限定具体例に基づく以下の記載より本
発明の特徴及び利点がより十分に理解されよう。
発明の特徴及び利点がより十分に理解されよう。
本発明の目的は、チャネルＸ及びＹにおける再生時点間
の非対称を最小にすることである。従って本発明方法の
目的は、被サーボ制御チャネル（例えばＹ）の再生時点
が（該チャネル、即ちＹの最適時点に対して）基準チャ
ネル（ここではＸ）と同じオフセットをもつようにする
ことである。
の非対称を最小にすることである。従って本発明方法の
目的は、被サーボ制御チャネル（例えばＹ）の再生時点
が（該チャネル、即ちＹの最適時点に対して）基準チャ
ネル（ここではＸ）と同じオフセットをもつようにする
ことである。
このオフセット差を算定するために、チャネルＸ及びＹ
における位相パルス応答の対応する２つのサンプル（例
えば、時点ｔ＝Ｔで採取されたサンプルｂ ｐ Ｉ ｘ
及びｈｐｌｙ、但しＴは連続する２つの符号の送信間の
単位時間間層であり、サンプルはチャネルＸ及びチャネ
ルＹの夫々におけるパルス応答の位相部分から採取され
る）を比較し、パルス応答の２つのサンプルが等しくな
るようにチャネルＹの再生時点のオフセットを調整し、
２つのチャネルにおいて再生時点のオフセットが等しく
なるようにする。
における位相パルス応答の対応する２つのサンプル（例
えば、時点ｔ＝Ｔで採取されたサンプルｂ ｐ Ｉ ｘ
及びｈｐｌｙ、但しＴは連続する２つの符号の送信間の
単位時間間層であり、サンプルはチャネルＸ及びチャネ
ルＹの夫々におけるパルス応答の位相部分から採取され
る）を比較し、パルス応答の２つのサンプルが等しくな
るようにチャネルＹの再生時点のオフセットを調整し、
２つのチャネルにおいて再生時点のオフセットが等しく
なるようにする。
共通オフセットは（本発明の場合のようにオフセットが
あまり大きくないと想定したときは）時間等止器によっ
て後で補償される。
あまり大きくないと想定したときは）時間等止器によっ
て後で補償される。
従ってこの方法は２つの利点、即ち、
調整すべき移相器が１つだけ存在し調整が一回の処理で
済むので調整が容易である、 （例えば温度、老化等による）微分ドリフトが自動的に
相殺される という利点をもつ。
済むので調整が容易である、 （例えば温度、老化等による）微分ドリフトが自動的に
相殺される という利点をもつ。
本発明の重要な利点は、改良された性能が得られること
である。
である。
図は本発明方法の実施装置を示す。
この装置は、
一方のチャネル（図のチャネルＸ）用の手動調整自在な
第１再生回路１０と、 他方のチャネル（図のチャネルＹ）用の電気制御される
第２再生回路１２と これらの２つの再生回路の出力信号を比較し第２再生回
路を制御する比較回路１４とを含む。
第１再生回路１０と、 他方のチャネル（図のチャネルＹ）用の電気制御される
第２再生回路１２と これらの２つの再生回路の出力信号を比較し第２再生回
路を制御する比較回路１４とを含む。
例えば２２″直角位相変調（ＱＡＭ＝ Ｑｕａｄｒａｔ
ｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）
の場合、チャネルＸに関する第１再生回路１０は、第一
に入力ＥＸと出力との間に配置された第１のＮビットア
ナログ−ディジタルコンバータ１５を含み、第二に直列
に接続された第１非線形デバイス１６と第１７二−ズロ
ツクドループ１７と手動調整自在な第１移相器１１とか
ら成り入力ＥＸとコンバータ１５のクロック入力Ｈとの
間に配置されたチャネルＸのクロック再生回路３０を含
む。
ｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）
の場合、チャネルＸに関する第１再生回路１０は、第一
に入力ＥＸと出力との間に配置された第１のＮビットア
ナログ−ディジタルコンバータ１５を含み、第二に直列
に接続された第１非線形デバイス１６と第１７二−ズロ
ツクドループ１７と手動調整自在な第１移相器１１とか
ら成り入力ＥＸとコンバータ１５のクロック入力Ｈとの
間に配置されたチャネルＸのクロック再生回路３０を含
む。
第２再生回路１２は第１回路１０と同様に相互接続され
た同様の素子を含む。即ち、第一に第２のＮビットアナ
ログ−ディジタルコンバータ１８を含み、第二に直列に
配置された第２非線形デバイス１９と第２フェーズロッ
クドループ２０と電気制御自在な第２移相器１３とから
成るチャネルＹのクロック再生回路３１を含む。
た同様の素子を含む。即ち、第一に第２のＮビットアナ
ログ−ディジタルコンバータ１８を含み、第二に直列に
配置された第２非線形デバイス１９と第２フェーズロッ
クドループ２０と電気制御自在な第２移相器１３とから
成るチャネルＹのクロック再生回路３１を含む。
コンバータ１５及び１８の出力ではＸに関するＨピッ々
得られる。
得られる。
比較回路１４は、第一に第１コンバータ１５から送出さ
れ第１チャネルのエラー信号を示す最初のＮ−Ｍビット
を受信し、第二に第２コンバータ１８から送出され第２
チャネルのエラー信号を示す第２のＮ−Ｍビットを受信
゛する。
れ第１チャネルのエラー信号を示す最初のＮ−Ｍビット
を受信し、第二に第２コンバータ１８から送出され第２
チャネルのエラー信号を示す第２のＮ−Ｍビットを受信
゛する。
最初のＮ−Ｍビット（チャネルＸ）はＮ−Ｍビット比較
器２５の最初のＮ−Ｍ入力（八）に接続された出力をも
つ最初のＮ−８個の排他的オアゲート２４に入力される
。第２のＮ−Ｍビット（チャネルＹ）は比較器２５の第
２のＮ−Ｍ入力（Ｂ）に接続された出力をもつ第２のＮ
−８個の排他的オアゲート２６に入力される。
器２５の最初のＮ−Ｍ入力（八）に接続された出力をも
つ最初のＮ−８個の排他的オアゲート２４に入力される
。第２のＮ−Ｍビット（チャネルＹ）は比較器２５の第
２のＮ−Ｍ入力（Ｂ）に接続された出力をもつ第２のＮ
−８個の排他的オアゲート２６に入力される。
第１のＮ−１４個の排他的オアゲート２４の各々の第２
入力は第１遅延セル２１の出力に接続され、該遅延セル
２１の入力は第１コンバータ１５からＸの符号を示す信
号（ＳＧＮ（（Ｘ））を受信し、該遅延セル２１のクロ
ック入力は第１移相器１１から送出されインバータ２２
を通過した信号を受信する。
入力は第１遅延セル２１の出力に接続され、該遅延セル
２１の入力は第１コンバータ１５からＸの符号を示す信
号（ＳＧＮ（（Ｘ））を受信し、該遅延セル２１のクロ
ック入力は第１移相器１１から送出されインバータ２２
を通過した信号を受信する。
同様に、第２のＮ−８個の排他的オアゲート２６の各々
の第２入力は第２の遅延セル２３の出力に接続され、該
遅延セル２３の入力は第２コンバータ１８がらＹの符号
を示す信号（ＳＧＮ（Ｙ））を受信し、該遅延セル２３
のクロック入力はインバータ２２から出力された信号を
受信する。
の第２入力は第２の遅延セル２３の出力に接続され、該
遅延セル２３の入力は第２コンバータ１８がらＹの符号
を示す信号（ＳＧＮ（Ｙ））を受信し、該遅延セル２３
のクロック入力はインバータ２２から出力された信号を
受信する。
比較器２５は、ΔくＢ及びΔ〉Ｂを夫々示す２つの出力
２フ、２８をもち、これらの出力２７．２８はアナログ
積分器２９の十入力及び−入力に夫々接続され、該積分
器２９の出力は第２移相器１３のサーボ制御入力に接続
されている。
２フ、２８をもち、これらの出力２７．２８はアナログ
積分器２９の十入力及び−入力に夫々接続され、該積分
器２９の出力は第２移相器１３のサーボ制御入力に接続
されている。
相対的判断時点量の差を算定するために２つの量、即ち
、チャネルＸにおけるｓｇｎ （Ｘｒ［ｎＴ］） 、Ｅ
ｘ［（ｎ＋ １）Ｔ］とチャネルＹにおけるｓｇｎ （
Ｙｒ［ｎＴ］） 、Ｅｙ［（ｎ ＋１）Ｔ］とを比較す
る。ここでコンバータの最上位のビットによって示され
るｓｇｎ （Ｘｒ［ｎＴ］）は時点ｎＴにチャネルＸで
サンプリングされる信号の符号を示し、実際にコンバー
タの最下位のＮ−Ｍビットで示されるＥｘ［（ｎ＋１）
Ｔ］は時点＜ｎ＋１）ＴにチャネルＸでサンプリングさ
れるエラー信号を示す。Ｎはコンバータのビット数であ
り、旧、ｔＱＡ旧こ関連するビット数である。例えば、
６４ ＱＡＭではＭ＝３でありここでＮ＝６のときエラ
ー信号は３ビツトで示される。
、チャネルＸにおけるｓｇｎ （Ｘｒ［ｎＴ］） 、Ｅ
ｘ［（ｎ＋ １）Ｔ］とチャネルＹにおけるｓｇｎ （
Ｙｒ［ｎＴ］） 、Ｅｙ［（ｎ ＋１）Ｔ］とを比較す
る。ここでコンバータの最上位のビットによって示され
るｓｇｎ （Ｘｒ［ｎＴ］）は時点ｎＴにチャネルＸで
サンプリングされる信号の符号を示し、実際にコンバー
タの最下位のＮ−Ｍビットで示されるＥｘ［（ｎ＋１）
Ｔ］は時点＜ｎ＋１）ＴにチャネルＸでサンプリングさ
れるエラー信号を示す。Ｎはコンバータのビット数であ
り、旧、ｔＱＡ旧こ関連するビット数である。例えば、
６４ ＱＡＭではＭ＝３でありここでＮ＝６のときエラ
ー信号は３ビツトで示される。
式Ｅ（ｓｇｎ（Ｘｒ［ｎＴコ）、Ｅｘ［（ｎ＋ １）１
１−ｓｇｎ（Ｙｒ［ｎＴ］）。
１−ｓｇｎ（Ｙｒ［ｎＴ］）。
Ｅｙ［（ｎ＋ １）Ｔ］（式中、記号Ｅは数学的予想を
示す〕はｈｐｌｘ−ｈｐｌｙに比例する。この式に関連
した信号はこの式を最小にするようにチャネルＹの移相
器をサーボ制御する。
示す〕はｈｐｌｘ−ｈｐｌｙに比例する。この式に関連
した信号はこの式を最小にするようにチャネルＹの移相
器をサーボ制御する。
本発明の好適具体例を図示及び記載したが本発明の範囲
内で構成素子を等価の素子で代替できることは勿論理解
されよう。
内で構成素子を等価の素子で代替できることは勿論理解
されよう。
従って、式中のｉが０以外の整数特に１＝−１である式
Ｅ（ｓｇｎ（Ｘｒ［ｎＴ］） 、Ｅｘ［（ｎ＋ ｉ）Ｔ
］ −ｓｇｎ（Ｙｒ［ｎＴ］） 。
Ｅ（ｓｇｎ（Ｘｒ［ｎＴ］） 、Ｅｘ［（ｎ＋ ｉ）Ｔ
］ −ｓｇｎ（Ｙｒ［ｎＴ］） 。
Ｅｙ［（ｎ＋ ｉ）Ｔ］をもつすべての位相算定器の使
用が可能である。
用が可能である。
図は本発明方法を実施する装置の具体例を示ず。
１０・・・・・・第１再生回路、１１・・・・・・第１
移相器、１２・・・・・・第２再生回路、１３・・・・
・・第２移相器、１４・・・・・・比較回路、１５・・
・・・・コンバータ、１６・・・・・・第１非線形デバ
イス、１７・・・・・・フェーズロックドループ、１８
・・・・・・コンバータ、１９・・・・・・第２非線形
デバイス、２０・・・・・・フェーズロックドループ、
２１・・・・・・第１遅延セル、２２・・・・・・イン
バータ、２３・・・・・・第２遅延セル、２４・旧・・
第１排他的オアゲート、２５・・・・・比較器、２６・
・・山菜２排他的オアゲート。 代理人弁理士 船 山 武
移相器、１２・・・・・・第２再生回路、１３・・・・
・・第２移相器、１４・・・・・・比較回路、１５・・
・・・・コンバータ、１６・・・・・・第１非線形デバ
イス、１７・・・・・・フェーズロックドループ、１８
・・・・・・コンバータ、１９・・・・・・第２非線形
デバイス、２０・・・・・・フェーズロックドループ、
２１・・・・・・第１遅延セル、２２・・・・・・イン
バータ、２３・・・・・・第２遅延セル、２４・旧・・
第１排他的オアゲート、２５・・・・・比較器、２６・
・・山菜２排他的オアゲート。 代理人弁理士 船 山 武
Claims (7)
- （１）直角位相の２つの軸に沿って搬送波を変調するデ
ィジタル伝送において一方のチャネルの最適再生時点が
手動調整によって探索されるタイプの再生時点のサーボ
制御方法であつて、２つのチャネルにおける位相パルス
応答の対応する２つのサンプルを比較し、パルス応答の
２つのサンプルが等しくなるように第２チャネルの再生
時点のオフセットを調整することを特徴とする方法。 - （２）共通オフセットが後で補償されることを特徴とす
る請求項１に記載の方法。 - （３）一方のチャネル用の手動調整される第１再生回路
と、 他方のチャネル用の電気制御される第２再生回路と、 これらの２つの再生回路の出力信号を比較し第２再生回
路を制御する比較回路と を含むことを特徴とする請求項１または２の記載の方法
を実施する装置。 - （４）第１及び第２の再生回路が夫々、対応チャネルの
入力と出力との間に各々配置された第１及び第２のアナ
ログ−ディジタルコンバータと、対応チャネルの入力と
対応アナログ−ディジタルコンバータのクロック入力と
の間に各々配置された第１及び第２のクロック回復回路
とを含むことを特徴とする請求項３に記載の装置。 - （５）第１クロック回復回路が、非線形デバイスとフェ
ーズロックドループと手動調整自在な第１移相器とを直
列に含むことを特徴とする請求項４に記載の装置。 - （６）第２クロック回復回路が、第２非線形デバイスと
第２フェーズロックドループと電気制御される第２移相
器とを直列に含むことを特徴とする請求項４に記載の装
置。 - （７）比較回路が、第１コンバータからの信号を第１入
力に受信し第２コンバータからの信号を第２入力に受信
する比較器を備えていることを特徴とする請求項３に記
載の装置。（８）２＾２＾ＭＱＡＭタイプの変調を用い
、比較回路が、第一に第１コンバータから送出された第
１チャネルのエラー信号を示す最初のＮ−Ｍビットを受
信し、第二に第２コンバータから送出された第２チャネ
ルのエラー信号を示す第２のＮ−Ｍビットを受信し、最
初のＮ−Ｍビット（チャネルＸ）は、Ｎ−Ｍ比較器の最
初のＮ−Ｍ入力（Ａ）に接続された出力を有する最初の
Ｎ−Ｍ個の排他的オアゲートに入力され、第２のＮ−Ｍ
ビット（チャネルＹ）は、比較器の第２のＮ−Ｍ入力（
Ｂ）に接続された出力を有する第２のＮ−Ｍ個の排他的
オアゲートに入力され、最初のＮ−Ｍ個の排他的オアゲ
ートの各々の第２入力は第１遅延セルの出力に接続され
、該遅延セルの入力は第１コンバータから送出されＸの
符号を示す信号（ＳＣＮ（Ｘ））を受信し、該遅延セル
のクロック入力は第１移相器によって送出されインバー
タを通過した信号を受信し、同様に、第２のＮ−Ｍ個の
排他的オアゲートの各々の第２入力は第２遅延セルの出
力に接続され、該遅延セルの入力は第２コンバータによ
って送出されＹの符号を示す信号（ＳＧＮ（Ｙ））を受
信し、該遅延セルのクロック入力は前記インバータから
信号を受信し、Ａ＜Ｂ及びＡ＞Ｂを夫々示す該比較器の
２つの出力はアナログ積分器の＋入力及び−入力に夫々
接続され、該積分器の出力は第２移相器の制御入力に接
続されていることを特徴とする請求項３から７のいずれ
か一項に記載の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8801923A FR2627653B1 (fr) | 1988-02-18 | 1988-02-18 | Procede d'asservissement de l'instant de regeneration dans une transmission numerique utilisant une modulation de porteuse selon deux axes en quadrature et dispositif de mise en oeuvre de ce procede |
| FR8801923 | 1988-02-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH027748A true JPH027748A (ja) | 1990-01-11 |
Family
ID=9363367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1039170A Pending JPH027748A (ja) | 1988-02-18 | 1989-02-17 | 直角位相の２つの軸に沿って搬送波を変調するディジタル伝送における再生時点のサーボ制御方法及び該方法を実施する装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4956853A (ja) |
| EP (1) | EP0329049B1 (ja) |
| JP (1) | JPH027748A (ja) |
| CA (1) | CA1304792C (ja) |
| DE (1) | DE68907354T2 (ja) |
| ES (1) | ES2041849T3 (ja) |
| FR (1) | FR2627653B1 (ja) |
| NO (1) | NO890652L (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4216156C1 (ja) * | 1992-05-15 | 1993-08-19 | Ant Nachrichtentechnik Gmbh, 7150 Backnang, De | |
| US7336806B2 (en) * | 2004-03-22 | 2008-02-26 | Microsoft Corporation | Iris-based biometric identification |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161555A (ja) * | 1982-03-19 | 1983-09-26 | Fujitsu Ltd | 遅延検波回路 |
| JPS59169256A (ja) * | 1983-03-16 | 1984-09-25 | Nec Corp | 自動利得制御回路 |
| JPS60109360A (ja) * | 1983-11-17 | 1985-06-14 | Fujitsu Ltd | 変調器 |
| JPS62194766A (ja) * | 1986-02-21 | 1987-08-27 | Alps Electric Co Ltd | 位相変調器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE80020C (ja) * | ||||
| US3444471A (en) * | 1966-04-28 | 1969-05-13 | Itt | Diversity receiving system with a voltage controlled oscillator coupled to a crystal controlled oscillator in at least one channel |
| US4326294A (en) * | 1979-02-13 | 1982-04-20 | Nippon Telegraph & Telephone Public Corporation | Space diversity reception system having compensation means of multipath effect |
| US4261056A (en) * | 1979-07-16 | 1981-04-07 | Bell Telephone Laboratories, Incorporated | Equalizing signal combiner |
| FR2510331A1 (fr) * | 1981-07-23 | 1983-01-28 | Leclert Alain | Circuit de regeneration d'une onde porteuse |
| US4455663A (en) * | 1981-11-19 | 1984-06-19 | Novation, Inc. | Full duplex modems and synchronizing methods and apparatus therefor |
| DE3146281A1 (de) * | 1981-11-21 | 1983-06-01 | AEG-Telefunken Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur ermittlung der optimalen abtastzeitpunkte eines qpsk- oder qam-empfangssignals |
| JPS61137446A (ja) * | 1984-12-10 | 1986-06-25 | Nec Corp | 復調装置 |
| FR2581277A1 (fr) * | 1985-04-30 | 1986-10-31 | Labo Electronique Physique | Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques |
| NL8502234A (nl) * | 1985-08-13 | 1987-03-02 | Philips Nv | Kloksignaalinrichting voor het regeneren van een kloksignaal. |
| FR2593341B1 (fr) * | 1986-01-20 | 1988-03-04 | Alcatel Thomson Faisceaux | Dispositif de recuperation de rythme |
| JPH084805A (ja) * | 1994-06-20 | 1996-01-12 | Kawaden:Kk | 電磁ブレーキ |
-
1988
- 1988-02-18 FR FR8801923A patent/FR2627653B1/fr not_active Expired - Fee Related
-
1989
- 1989-02-13 DE DE89102420T patent/DE68907354T2/de not_active Expired - Fee Related
- 1989-02-13 EP EP89102420A patent/EP0329049B1/fr not_active Expired - Lifetime
- 1989-02-13 ES ES198989102420T patent/ES2041849T3/es not_active Expired - Lifetime
- 1989-02-14 CA CA000590963A patent/CA1304792C/fr not_active Expired - Lifetime
- 1989-02-16 NO NO89890652A patent/NO890652L/no unknown
- 1989-02-17 US US07/312,643 patent/US4956853A/en not_active Expired - Fee Related
- 1989-02-17 JP JP1039170A patent/JPH027748A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58161555A (ja) * | 1982-03-19 | 1983-09-26 | Fujitsu Ltd | 遅延検波回路 |
| JPS59169256A (ja) * | 1983-03-16 | 1984-09-25 | Nec Corp | 自動利得制御回路 |
| JPS60109360A (ja) * | 1983-11-17 | 1985-06-14 | Fujitsu Ltd | 変調器 |
| JPS62194766A (ja) * | 1986-02-21 | 1987-08-27 | Alps Electric Co Ltd | 位相変調器 |
Also Published As
| Publication number | Publication date |
|---|---|
| NO890652D0 (no) | 1989-02-16 |
| EP0329049B1 (fr) | 1993-06-30 |
| EP0329049A1 (fr) | 1989-08-23 |
| US4956853A (en) | 1990-09-11 |
| FR2627653A1 (fr) | 1989-08-25 |
| CA1304792C (fr) | 1992-07-07 |
| DE68907354T2 (de) | 1993-10-14 |
| DE68907354D1 (de) | 1993-08-05 |
| FR2627653B1 (fr) | 1994-04-08 |
| ES2041849T3 (es) | 1993-12-01 |
| NO890652L (no) | 1989-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4338579A (en) | Frequency shift offset quadrature modulation and demodulation | |
| US6785342B1 (en) | Nonlinear pre-distortion modulator and long loop control | |
| US4989219A (en) | Midlevel carrier modulation and demodulation techniques | |
| US5111483A (en) | Trellis decoder | |
| JP2848320B2 (ja) | クロック同期回路 | |
| US6075408A (en) | OQPSK phase and timing detection | |
| US5042052A (en) | Carrier acquisition scheme for QAM and QPSK data | |
| USRE40695E1 (en) | Clock phase detecting circuit and clock regenerating circuit each arranged in receiving unit of multiplex radio equipment | |
| CA1274586A (en) | Timing phase control apparatus | |
| GB2145906A (en) | Circuit for establishing accurate sample timing | |
| KR0148140B1 (ko) | 심볼 타이밍 복구장치 | |
| US20080240221A1 (en) | Communication signal symbol timing error detection and recovery | |
| JPS60117946A (ja) | 搬送波再生回路 | |
| US4571550A (en) | QAM Demodulator carrier recovery loop using n-m LSB's | |
| JPH027748A (ja) | 直角位相の２つの軸に沿って搬送波を変調するディジタル伝送における再生時点のサーボ制御方法及び該方法を実施する装置 | |
| JPS62179237A (ja) | クロツク回復装置 | |
| US5315262A (en) | Demodulator alignment method and apparatus | |
| JPH06152676A (ja) | 準同期検波復調回路 | |
| JPH0365058B2 (ja) | ||
| JP2518520B2 (ja) | 復調方法及び復調器 | |
| JPH04207802A (ja) | デジタル型ｆｍ信号復調装置 | |
| JPS5840386B2 (ja) | タイミングフクゲン オヨビ セイギヨソウチ | |
| US20060045221A1 (en) | System and method of removing discrete spurious signals in cable broadband and other RF environments | |
| JPH0998198A (ja) | ディジタル信号復調装置 | |
| JPH0821956B2 (ja) | デイジタル信号の受信装置に使用する方法及び装置 |