JPS58161555A - 遅延検波回路 - Google Patents

遅延検波回路

Info

Publication number
JPS58161555A
JPS58161555A JP57043771A JP4377182A JPS58161555A JP S58161555 A JPS58161555 A JP S58161555A JP 57043771 A JP57043771 A JP 57043771A JP 4377182 A JP4377182 A JP 4377182A JP S58161555 A JPS58161555 A JP S58161555A
Authority
JP
Japan
Prior art keywords
phase
output
delay
shifter
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57043771A
Other languages
English (en)
Inventor
Susumu Sasaki
進 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57043771A priority Critical patent/JPS58161555A/ja
Publication of JPS58161555A publication Critical patent/JPS58161555A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • H04L27/233Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2331Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)6発明の技術分野 本発明は復調器の出力信号成分間の位相差をその発生原
因に依存することなく零乃至所望の値に復帰させつ\デ
ィジタル位相変調信号の復調をなしうる遅延検波回路に
関する。
(2)1発明の背景 ディジタル位相変調信号を復調するための復調方式には
、同期検波方式が広く用いられているが、安定性、経済
性の観点からディジタル差動位相変調波を遅延検波する
復調方式が有望視されて来ている。
しかしながら、従来の差動位相変調波の復調方式はその
構成上復調器への入力信号間の位相を合わせることが重
要な事項であるが、その点に従来回路の難点があった。
特に、入力信号波の搬送波にt″ルが生じて来た場合の
その補正手段に欠けており、その解決が要望されている
(3)、従来技術と問題点 第1図は2相の差動位相変調波のための遅延検波回路で
ある。この回路は入力変調波を分波器αで2つの同相の
信号に分け、その一方を遅延回路す、可変位相器Cを経
てはy180度遅延させて復調器dの一方の入力へ供給
する一方、分波器αの他方の出力信号を復調器dの他方
の人力に供給させてこれら両信号からベースバンド信号
を復調器dの出力から発生させるものである。
この回路においては、入力差動位相変調波が2相でめる
ことから、その信号成分の位相差が180度もの大きな
値を信号成分間に有しているため、遅延回路す、可変位
相器Cの温度変化、エージング等からそこで遅延される
信号の位相にずれが生じて来たとしても、それが復調器
dでの復調に鋭敏に作用しないから、その遅延検波に屋
根支障を来7Eさす、上記位相のずれは差し迫った問題
とはならない。
しかしながら、差動位相変調波が4相とか、8相のよう
罠信号成分間の位相差を9σ、4デ等の如く小さくなっ
て来ると、上述のような位相ずれは遅延検波機能の生死
を決する大問題に発展してしまうので、従来は遅延回路
には温度安定度の良い水晶型表面弾性波F波器を用い、
又可変位相器には温度補償手段を講じてその問題の解決
を図っている。
り遅延検波回路自体で惹起して来る問題に、可能な限度
で、対処し得てはいるが、久方変調波の搬送波くずれが
生じて来る如き事象の発生に対しては上述の手段は全く
無力である。
これに対処する従来の手段は送信側の局部発振器の周波
数安定度を高めることであった。
このようなことから、遅延検波回路は相数の多い差動位
相変3−波の検波手段としては不向角でるると云われて
来ている。
(4)1発明の目的 本発明は上述したような従来の遅延検波回路の有する欠
点を一掃すべく創案されたもので、その目的は回路内部
の要因及び人力変調波自体に生じている要因を区別する
ことなく復調器へ入る信号成分の位相を所望の値に合わ
せて遅延検波機能を維持しつる遅延検波回路を提供する
ことにるる。
(5)1発明の構成 そして、この目的は可変位相器を有する遅延検波回路に
おいて、その出力にその出力信号成分間の位相差に応じ
た出方信号を発生する位相差検出回路を接続し、該検出
回路の出力を可変位相器の制御入力へ接続して上記位相
差を予め決められた値にするように可変位相器を調整す
るととによって達成される。
(6)0発明の実施例 以下、添付図面を参照しながら、本発明の詳細な説明す
る。
第2図は本発明の一実施例を示し、4相の差動位相変調
波のための遅延検波回路を示す。
1は4相差動位相変調波を受ける分波器、その一方の出
力は9ぽ分波器2の入力へ接続きれ、他方の出力は遅延
回路3、可変位相器4を経て分波器50入力へ接続され
ている。
9デ分波器2及び分波器5の一方の出力は復調器6の各
入力へ接続され、9ぽ分波器2及び分波器5の他方の出
力は復調器7の各入力へ接続されておシ、これら復調器
6,7の出力成分は一方が正弦成分でめるとすると、他
方は余弦成分に相当する。
これら復調器の各出力は位相差検出回路8へ接続され、
該検出回路の出力は可変位相器40制御入力へ接続され
ている。
位相差検出回路8は、例えば公知のコスタス型ベースバ
ント処理回路で、その回路構成が第3図に示されている
。第3図において、9.10,11,12,13.14
は絶対値回路、15.16は加算器、17. 18. 
19.20.21は減算器、22は、唾液器である。こ
の回路の入力23及び24には、復調器6.7の出力が
各別に接続されており、これらの出力成分が夫々、si
nθ、cosθであるとすると、減算器21からはai
n40なる信号が現われる。
1g4図は可変位相器の一例を示すもので、その制御人
力25は、゛、−波器22の出力へ接続されており、こ
の入力から分波器26の一方の入力へ抵抗27、(バラ
クタ)ダイオード28、キャパシタ29がこの順で直列
に接続されている。そして、接続点3oとアースとの間
にキャパシタ31が接続され、接続点32とアースとの
間に抵抗33が接続されている。又、入力25から分波
器26の他方の入力へ抵抗34、(バラクタ)ダイオー
ド35、キャパシタ36がこの順で直列に接続されてい
る。そ[7て、接続点37とアースとの間にキャパシタ
38が接続され、接続点39とアースとの間にキャパシ
タ4oが接続されている。
上述構成になる本発明回路の動作を説明する。
第2図の回路において、入力差動位相変調波の搬送波に
も、又その信号成分の位相にもずれが生じていない場合
には、復調器6,7へ入力される信号の位相関係はその
出力信号を最大処する関係にあり、それらの出力成分の
位相関係は一方が正弦にあるとすれば他方は余弦にあっ
て然もその位相差は9Cにある。
従って、コスタス型ベースバンド処理回路8の減算器2
1の出力信号はsin  4X9(1”=Oとなるから
、可変位相器4にはどのような作用も及ぼさなh6 しかしながら、遅延回路3、可変位相器4が温度の変化
に従って信号に与える遅延作用が変化すると、復調器6
,7へ入る信号の位相間に上述した如き理想的な位相関
係、つまりその出力信号を最大にする如き位相関係が崩
れて位相ずれが生ずる。そのずれが生じて復調器6,7
の出力成分間の位相が9cからθに変わると、コスタス
形ベースバント処理回路8から5in4θに応じた出力
電圧が発生する。
この電圧が第4図の可変位相器4へ供給されて上記ずれ
に相当する値だけ遅延位相量を変更する。
この変更により、復調器6.7の一方の入力へ入る信号
の位、相はその出方信号を最大にする位相へ回復される
。従って、復調器6゜7の出力成分間の位相は0から9
(f’へ回復される。
つまり、本発明によれば、遅延検波回路内部で発生され
る位相ずれはその所望の位相関係を保つべく自動的に回
復される。従って、遅延回路3に温度安定度の良いもの
や、可変位相器3に温度補償手段を施す必要性はない。
父、上記遅延検波回路への差動位相変調波の搬送波がず
れたとき本、上記遅延検波回路では上述した位相ずれと
同様に復調器の入出力関係に現われて来るから、搬送波
にずれが生じた場合、それに応じて可変位相器での遅延
位相が自動的に修正されて復調器6.7の入出力関係が
理想的な関係へ復元される。
このような作用効果は4相の場合だけでなく、8相、1
6相等へ相数が増えても同等に得られるものであるから
、従来多相の差動位 1相変調波の検波には不向きとさ
れていた遅延検波回路を、−転して、多相の差動位相変
調波の検波に極めて有効な検波回路と化すことが出来る
上記実施例において、位相差検出回路として、コスタス
形ベースバンド処理回路を用いる例について説明したが
、これに限らず他の形式のものでもよいことは云うまで
もない。
(7)1発明の効果 以上要するに、本発明によれば、次のような効果が得ら
れる。
(1)  温度変化による位相ずれが生じても、自動的
に元−の所望位相状態へ復帰させることが出来る。
(2)差動位相変調波の搬送波にずれが生じてもこれに
自動的に追従して位相状態を保ち、検波機能を失うこと
はない。
(3)  従って、本発明により多相の差動位相変調波
でも支障なく検波出来る等である。
【図面の簡単な説明】
第1図は従来の2相遅延検波回路を示す図、第2図は本
発明になる4相遅延検波回路を示す図、第3図は公知の
コスタス形ベースバント処理回路を示す図、第4図は第
2図回路の可変位相器の詳細図である。 図において、1,5は分波器、2け9(f’分波器、3
は遅延回路、4は可変位相器、8け位相差検出回路であ
る。 特許 出 願人 富士通株式会社 第1@ 第2図

Claims (1)

    【特許請求の範囲】
  1. 可変位相器を有する遅延検波回路において、該遅延検波
    回路の出力にその出力信号成分間の位相差に応じた出力
    信号を発生する位相差検出回路を接続すると共に、該位
    相差検出回路の出力を上記可変位相器の制御人力に接続
    し、上記遅延検波回路の出力信号成分の位相差を予め決
    められた値にするように上記可変位相器を調節すること
    を特徴とする遅延検波回路。
JP57043771A 1982-03-19 1982-03-19 遅延検波回路 Pending JPS58161555A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57043771A JPS58161555A (ja) 1982-03-19 1982-03-19 遅延検波回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57043771A JPS58161555A (ja) 1982-03-19 1982-03-19 遅延検波回路

Publications (1)

Publication Number Publication Date
JPS58161555A true JPS58161555A (ja) 1983-09-26

Family

ID=12673009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57043771A Pending JPS58161555A (ja) 1982-03-19 1982-03-19 遅延検波回路

Country Status (1)

Country Link
JP (1) JPS58161555A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986000186A1 (en) * 1984-06-08 1986-01-03 Independent Broadcasting Authority Circuit for demodulating phase shift keyed signals
JPH027748A (ja) * 1988-02-18 1990-01-11 Alcatel Nv 直角位相の2つの軸に沿って搬送波を変調するディジタル伝送における再生時点のサーボ制御方法及び該方法を実施する装置
WO1990006031A1 (en) * 1988-11-17 1990-05-31 Plessey Electronic Systems Corp. Digital differential phase-shift keyed decoder

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552661A (en) * 1978-10-11 1980-04-17 Nec Corp Phase demodulator circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5552661A (en) * 1978-10-11 1980-04-17 Nec Corp Phase demodulator circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986000186A1 (en) * 1984-06-08 1986-01-03 Independent Broadcasting Authority Circuit for demodulating phase shift keyed signals
JPH027748A (ja) * 1988-02-18 1990-01-11 Alcatel Nv 直角位相の2つの軸に沿って搬送波を変調するディジタル伝送における再生時点のサーボ制御方法及び該方法を実施する装置
WO1990006031A1 (en) * 1988-11-17 1990-05-31 Plessey Electronic Systems Corp. Digital differential phase-shift keyed decoder
US4965810A (en) * 1988-11-17 1990-10-23 Plessey Electronics Systems Corp. Digital differential phase-shift keyed decoder

Similar Documents

Publication Publication Date Title
EP0305603B1 (en) Gain and phase correction in a dual branch receiver
US5719527A (en) Method and apparatus for amplifying, modulating and demodulating
US4253189A (en) Circuit for recovering the carrier of an amplitude modulated synchronous digital signal
WO1992011704A1 (en) Apparatus and method for generating quadrature signals
JPS58161555A (ja) 遅延検波回路
US3949314A (en) Phase demodulator
EP0973255A1 (en) 90 degree phase shifter and image rejection mixer
JPS6211347A (ja) 4相psk復調装置
JPS6225543A (ja) 局部発振器の周波数安定化方式
EP0134600B1 (en) Fm demodulation circuit
JP2837914B2 (ja) Afc装置
JP2837915B2 (ja) Afc装置
JP2874450B2 (ja) 復調器
JP2837916B2 (ja) Afc装置
JPS60182205A (ja) 追尾形帯域濾波器
JP2553643B2 (ja) キャリア同期装置
JP3596973B2 (ja) 直接変換am受信機
JPS6184933A (ja) Amステレオ復調装置
JPH09307600A (ja) 90度移相器、直交検波器および受信器
JPS632447A (ja) 自動位相制御回路
JPH0548341A (ja) Afc装置
JPH02174345A (ja) 直交検波器
JPH1188058A (ja) 疑似同期検波回路
JPS62200848A (ja) 復調方式
JPH01158854A (ja) ディジタル無線通信システムの復調器