JP2837915B2 - Ａｆｃ装置 - Google Patents
Ａｆｃ装置Info
- Publication number
- JP2837915B2 JP2837915B2 JP2077075A JP7707590A JP2837915B2 JP 2837915 B2 JP2837915 B2 JP 2837915B2 JP 2077075 A JP2077075 A JP 2077075A JP 7707590 A JP7707590 A JP 7707590A JP 2837915 B2 JP2837915 B2 JP 2837915B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- signals
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、QPSK信号遅延検波用の自動周波数制御（AF
C）装置に関するものである。
C）装置に関するものである。
（従来の技術） 従来、通信装置の受信部のAFC装置としては、受信信
号を局部発振器の発振出力により中間周波数の信号に変
換し、該中間周波数のずれを周波数弁別器により検出
し、これを前記局部発振器に帰還してその発振周波数を
制御することにより前記中間周波数のずれを補正するも
のが広く用いられていた（例えば、マイクロ波技術研究
会編「マイクロ波通信光学」（昭47−３−20）社団法人
電気通信協会p.356−361）。
号を局部発振器の発振出力により中間周波数の信号に変
換し、該中間周波数のずれを周波数弁別器により検出
し、これを前記局部発振器に帰還してその発振周波数を
制御することにより前記中間周波数のずれを補正するも
のが広く用いられていた（例えば、マイクロ波技術研究
会編「マイクロ波通信光学」（昭47−３−20）社団法人
電気通信協会p.356−361）。
（発明が解決しようとする課題） しかしながら、QPSK変調信号のようなディジタル信号
による変調信号のスペクトルがディジタル信号のパター
ンにより中心周波数を基準とする偏りが生じる場合があ
るので、上記構成のAFC装置では、必ずしも受信部の局
部発振器の発振出力と受信信号の差周波数のずれを検出
できるとは限らないという欠点があった。
による変調信号のスペクトルがディジタル信号のパター
ンにより中心周波数を基準とする偏りが生じる場合があ
るので、上記構成のAFC装置では、必ずしも受信部の局
部発振器の発振出力と受信信号の差周波数のずれを検出
できるとは限らないという欠点があった。
本発明は、上記欠点を除去するためになされたもので
あって、QPSK信号を遅延検波した同相成分と直交成分２
信号のもとに信号処理を行い、入力変調信号の位相に無
関係なAFC制御信号を得ることのできるAFC装置を提供す
ることを目的とする。
あって、QPSK信号を遅延検波した同相成分と直交成分２
信号のもとに信号処理を行い、入力変調信号の位相に無
関係なAFC制御信号を得ることのできるAFC装置を提供す
ることを目的とする。
（課題を解決するための手段） 本発明は上記目的を達成するため、入力QPSK信号を可
変周波数発振器の出力信号により直交位相関係を有する
第１および第２の基底周波数帯QPSK信号に周波数変換す
る周波数変換手段と、前記第１の基底周波数帯QPSK信号
を１シンボル時間だけ遅延する第１の遅延手段と、前記
２の基底周波数帯QPSK信号を１シンボル時間だけ遅延す
る第２の遅延手段と、前記第１の遅延手段の出力信号と
前記第２の基底周波数帯QPSK信号との積と、前記第２の
遅延手段の出力信号と前記第１の基底周波数帯QPSK信号
との積の差を求めて出力する第１の出力手段と、前記第
１の遅延手段の出力信号と前記第１の基底周波数帯QPSK
信号との積と、前記第２の遅延手段と出力信号と前記第
２の基底周波数帯QPSK信号との積の和を求めて出力する
第２の出力手段と、前記第１の出力手段と第２の出力手
段の出力信号をそれぞれ２乗しその差を求めて出力する
第３の出力手段と、前記第1,第２および第３の出力手段
の積を求めて出力する第４の出力手段と、前記第４の手
段の出力信号を積分して出力する積分器とを備え、前記
積分器の出力信号を前記可変周波数発振器に帰還して発
振周波数を制御するものである。
変周波数発振器の出力信号により直交位相関係を有する
第１および第２の基底周波数帯QPSK信号に周波数変換す
る周波数変換手段と、前記第１の基底周波数帯QPSK信号
を１シンボル時間だけ遅延する第１の遅延手段と、前記
２の基底周波数帯QPSK信号を１シンボル時間だけ遅延す
る第２の遅延手段と、前記第１の遅延手段の出力信号と
前記第２の基底周波数帯QPSK信号との積と、前記第２の
遅延手段の出力信号と前記第１の基底周波数帯QPSK信号
との積の差を求めて出力する第１の出力手段と、前記第
１の遅延手段の出力信号と前記第１の基底周波数帯QPSK
信号との積と、前記第２の遅延手段と出力信号と前記第
２の基底周波数帯QPSK信号との積の和を求めて出力する
第２の出力手段と、前記第１の出力手段と第２の出力手
段の出力信号をそれぞれ２乗しその差を求めて出力する
第３の出力手段と、前記第1,第２および第３の出力手段
の積を求めて出力する第４の出力手段と、前記第４の手
段の出力信号を積分して出力する積分器とを備え、前記
積分器の出力信号を前記可変周波数発振器に帰還して発
振周波数を制御するものである。
（作 用） 入力されたQPSK信号を周波数変換手段により直交位相
関係を有する２つの基底周波数帯のQPSK信号に変換し、
次いで第１および第２の遅延手段、第１および第２の出
力手段により遅延検波して直交位相関係を有する２つの
遅延検出信号の１段階前の信号を出力し、更にこれらの
信号を他の手段で簡単な処理を加えて遅延検波信号を出
力する。
関係を有する２つの基底周波数帯のQPSK信号に変換し、
次いで第１および第２の遅延手段、第１および第２の出
力手段により遅延検波して直交位相関係を有する２つの
遅延検出信号の１段階前の信号を出力し、更にこれらの
信号を他の手段で簡単な処理を加えて遅延検波信号を出
力する。
しかし、入力されたQPSK信号と前記周波数変換手段の
可変周波数発振器の出力信号の周波数が一致しないと
き、前記遅延検波信号には周波数不一致による周波数差
の成分が存在することとなり、該遅延検波信号に劣化を
生じる。
可変周波数発振器の出力信号の周波数が一致しないと
き、前記遅延検波信号には周波数不一致による周波数差
の成分が存在することとなり、該遅延検波信号に劣化を
生じる。
そこで、第３および第４の出力手段により、前記第１
および第２の出力手段の出力信号から前記周波数差の成
分を検出し、これを積分器を通して前記可変周波数発振
器に帰還してAFCをかけ、前記遅延検波信号に含まれる
周波数差の成分を抑圧している。ここで、AFCは入力さ
れるQPSK信号の変調信号成分に影響されないことが要求
される。そこで、前記第１および第２の出力手段の出力
信号の位相、すなわち入力信号と１シンボル時間前の入
力信号の位相差は、これを４倍すると常に２π（rad）
の整数倍になることを着目し、第３および第４の手段に
より前記第１および第２の出力手段の出力信号に処理を
加え前記位相差の成分を巧みに消去して前記周波数差の
成分のみを取り出している。これにより、入力信号の変
調成分に影響されない安定なAFCを実現している。
および第２の出力手段の出力信号から前記周波数差の成
分を検出し、これを積分器を通して前記可変周波数発振
器に帰還してAFCをかけ、前記遅延検波信号に含まれる
周波数差の成分を抑圧している。ここで、AFCは入力さ
れるQPSK信号の変調信号成分に影響されないことが要求
される。そこで、前記第１および第２の出力手段の出力
信号の位相、すなわち入力信号と１シンボル時間前の入
力信号の位相差は、これを４倍すると常に２π（rad）
の整数倍になることを着目し、第３および第４の手段に
より前記第１および第２の出力手段の出力信号に処理を
加え前記位相差の成分を巧みに消去して前記周波数差の
成分のみを取り出している。これにより、入力信号の変
調成分に影響されない安定なAFCを実現している。
（実施例） 第１図は本発明の実施例の構成図である。以下、第１
図を用いて詳細に説明する。
図を用いて詳細に説明する。
端子１よりQPSK信号ｘを加える。ここで、QPSK信号ｘ
は式（１）で表されるものとする。
は式（１）で表されるものとする。
ｘ＝cos（ω1t＋θｎ） （１） 但し ω1;角周波数 θn;位相で0,π/2,π,3π/2 前記QPSK信号ｘを２つに分岐し、一方を乗算器２の第
１の入力端子に、他方を乗算器４の第１の入力端子に加
える。また、可変周波数発振器５の出力ｙを２つに分岐
し、一方をπ/2（rad）移相器３を通して乗算器２の第
２の入力端子に、他方を乗算器４の第２の入力端子に加
える。ここで、可変周波数発振器５の出力ｙは式（２）
で表されるものとする。
１の入力端子に、他方を乗算器４の第１の入力端子に加
える。また、可変周波数発振器５の出力ｙを２つに分岐
し、一方をπ/2（rad）移相器３を通して乗算器２の第
２の入力端子に、他方を乗算器４の第２の入力端子に加
える。ここで、可変周波数発振器５の出力ｙは式（２）
で表されるものとする。
ｙ＝cos（ω2t＋φ） （２） 但し ω2;角周波数 φ ;位相 乗算器2,4は第1,第２の入力端子に入力された、両信
号の積を求め、その結果を低域通過濾波器6,7を通じて
第１の信号処理回路100の入力端子8,9に加える。入力端
子8,9における信号a,cはそれぞれ式（３），式（４）で
示される。
号の積を求め、その結果を低域通過濾波器6,7を通じて
第１の信号処理回路100の入力端子8,9に加える。入力端
子8,9における信号a,cはそれぞれ式（３），式（４）で
示される。
ａ＝cos｛Δωｔ＝θｎ−φ｝ （３） 但し Δω＝ω１−ω２ ｃ＝cos｛Δωｔ＋θｎ−φ−π/2｝ （４） 第１の信号処理回路100においては、入力端子３に加
えた信号ａを分岐し、乗算器12,14のそれぞれの第１の
入力端子に加えるとともに、遅延素子10に加える。同様
にして、入力端子９に加えた信号ｃを分岐し、乗算器1
3,15のそれぞれの第１の入力端子に加えるとともに、遅
延素子11に加える。遅延素子10,11はそれぞれ１タイム
スロットの遅延（τ）を与えるので、その出力には式
（５），式（６）で示す信号b,dが得られる。
えた信号ａを分岐し、乗算器12,14のそれぞれの第１の
入力端子に加えるとともに、遅延素子10に加える。同様
にして、入力端子９に加えた信号ｃを分岐し、乗算器1
3,15のそれぞれの第１の入力端子に加えるとともに、遅
延素子11に加える。遅延素子10,11はそれぞれ１タイム
スロットの遅延（τ）を与えるので、その出力には式
（５），式（６）で示す信号b,dが得られる。
ｂ＝cos｛Δωｔ＋θn-1−Δωτ−φ｝ （５） 但し θn-1;θｎに対し１タイムスロット前の信号の
位相 ｄ＝cos｛Δωｔ＋θn-1−Δωτ−φ−π/2｝（６） 前記信号ｂを乗算器12の第２の入力端子に入力し、第
１の入力端子に入力した前記信号ａとの積を求める。こ
れにより、乗算器12の出力に式（７）に示す信号ｇを得
る。
位相 ｄ＝cos｛Δωｔ＋θn-1−Δωτ−φ−π/2｝（６） 前記信号ｂを乗算器12の第２の入力端子に入力し、第
１の入力端子に入力した前記信号ａとの積を求める。こ
れにより、乗算器12の出力に式（７）に示す信号ｇを得
る。
ｇ＝ａ＊ｂ ＝1/2cos｛２Δωｔ−2 φ＋θｎ＋θn-1 −Δωτ｝＋1/2cos｛θｎ−θn-1＋Δωτ｝ （７） また、前記信号ｄを乗算器14の第２の入力端子に入力
し、第１の入力端子に入力した前記信号ａとの積を求め
る。これにより、乗算器14の出力に式（８）に示す信号
ｅを得る。
し、第１の入力端子に入力した前記信号ａとの積を求め
る。これにより、乗算器14の出力に式（８）に示す信号
ｅを得る。
ｅ＝ａ＊ｄ ＝1/2cos｛２Δωｔ−2 φ＋θｎ＋θn-1 −Δωτ−π/2｝＋1/2cos｛θｎ−θn-1 ＋Δωτ＋π/2｝ （８） また、前記信号ｄを乗算器13の第２の入力端子に入力
し、第１の入力端子に入力した信号ｃとの積を求める。
これにより、乗算器13の出力に式（８）に示す信号ｈを
得る。
し、第１の入力端子に入力した信号ｃとの積を求める。
これにより、乗算器13の出力に式（８）に示す信号ｈを
得る。
ｈ＝ｃ＊ｄ ＝1/2cos｛２Δωｔ−2 φ＋θｎ＋θn-1 −Δωτ｝＋1/2cos｛θｎ−θn-1＋Δωτ｝ （９） さらに、前記信号ｂを乗算器15の第２の入力端子に入
力し、第１の入力端子に入力した信号ｃとの積を求め
る。これにより、乗算器15の出力に式（10）に示す信号
ｆを得る。
力し、第１の入力端子に入力した信号ｃとの積を求め
る。これにより、乗算器15の出力に式（10）に示す信号
ｆを得る。
ｆ＝ｂ＊ｃ ＝1/2cos｛２Δωｔ＋θｎ−θn-1−Δωτ −２φ−π/2｝1/2cos｛θn-1−θｎ −Δωτ＋π/2｝ （10） 前記信号ｅを減衰器16の第１の入力端子に、前記信号
ｆを第２の入力端子にそれぞれ加え、両信号の差を求め
る。これにより、減衰器16の出力に式（11）に示す信号
ｉを得る。
ｆを第２の入力端子にそれぞれ加え、両信号の差を求め
る。これにより、減衰器16の出力に式（11）に示す信号
ｉを得る。
ｉ＝ｅ−ｆ ＝cos｛θｎ−θn-1＋Δωτ＋π/2｝ （11） また、前記信号ｇを加算器17の第１の入力端子に、前
記信号ｈを第２の入力端子にそれぞれ加え、両信号を加
算する。これにより、加算器17の出力に式（12）に示す
信号ｊを得る。
記信号ｈを第２の入力端子にそれぞれ加え、両信号を加
算する。これにより、加算器17の出力に式（12）に示す
信号ｊを得る。
ｊ＝ｇ＋ｈ ＝cos｛θｎ−θn-1＋Δωτ｝ （12） 前記信号i,jを第１の信号処理回路100の出力端子29,3
0から出力し、第２の信号処理回路200の入力端子31,32
に入力するとともに、第３の信号処理回路300の入力端
子34,35に入力する。
0から出力し、第２の信号処理回路200の入力端子31,32
に入力するとともに、第３の信号処理回路300の入力端
子34,35に入力する。
第３の信号処理回路300においては、入力端子34に入
力した信号ｉを加算器18の第１の入力端子に加え、入力
端子35に入力した信号ｊを加算器18の第２の入力端子に
加えて両信号の和を求める。これにより、加算器18の出
力に式（13）に示す信号ｋを得る。
力した信号ｉを加算器18の第１の入力端子に加え、入力
端子35に入力した信号ｊを加算器18の第２の入力端子に
加えて両信号の和を求める。これにより、加算器18の出
力に式（13）に示す信号ｋを得る。
ｋ＝ｉ＋ｊ ＝２1/2cos｛θｎ−θn-1＋Δωτ＋π/4｝ （13） また、前記信号ｊを減算器19の第１の入力端子に加
え、前記信号ｉを減算器19の第２の入力端子に加えて両
信号の差を求める。これにより、減算器19の出力に式
（14）に示す信号１を得る。
え、前記信号ｉを減算器19の第２の入力端子に加えて両
信号の差を求める。これにより、減算器19の出力に式
（14）に示す信号１を得る。
１＝ｊ−ｉ ＝−２1/2cos｛θｎ−θn-1＋Δωτ−π/4｝ （14） 加算器18から出力された信号ｋを出力端子36から、減
算器19から出力された信号１を出力端子37からそれぞれ
出力し、遅延検波出力信号として出力端子20、21を介し
て外部に出力する。
算器19から出力された信号１を出力端子37からそれぞれ
出力し、遅延検波出力信号として出力端子20、21を介し
て外部に出力する。
一方、第２の信号処理回路においては、入力端子31に
入力した信号ｉを乗算器23の第１および第２の入力端子
に入力し、信号ｉを２乗する。これにより、乗算器23の
出力に式（15）に示す信号ｎを得る。
入力した信号ｉを乗算器23の第１および第２の入力端子
に入力し、信号ｉを２乗する。これにより、乗算器23の
出力に式（15）に示す信号ｎを得る。
ｎ＝i2 ＝1/2＋1/2cos｛２（θｎ−θn-1）２Δωτ＋π｝
（15） 同様にして、入力端子32に入力した信号ｊを乗算器24
の第１および第２の入力端子に入力し、信号ｊを２乗す
る。これにより、乗算器24の出力に式（16）に示す信号
ｏを得る。
（15） 同様にして、入力端子32に入力した信号ｊを乗算器24
の第１および第２の入力端子に入力し、信号ｊを２乗す
る。これにより、乗算器24の出力に式（16）に示す信号
ｏを得る。
ｏ＝j2 ＝1/2＋1/2cos｛２（θｎ−θn-1）＋２Δωτ｝
（16） さらに、前記信号n,oを減算器25に入力し、両信号の
差を求める。これにより、減算器25の出力に式（17）に
示す信号ｐを得る。
（16） さらに、前記信号n,oを減算器25に入力し、両信号の
差を求める。これにより、減算器25の出力に式（17）に
示す信号ｐを得る。
ｐ＝ｎ−ｏ ＝−cos｛２（θｎ−θn-1）＋２Δωτ｝ （17） 一方、前記信号ｉおよびｊを乗算器22に入力し、両信
号の積を求める。これにより、乗算器22の出力に式（1
8）に示す信号ｍを得る。
号の積を求める。これにより、乗算器22の出力に式（1
8）に示す信号ｍを得る。
ｍ＝ｉ＊ｊ ＝1/2cos｛２（θｎ−θn-1）＋２Δωτ＋π/2｝ （18） そして、前記信号ｍとｐを乗算器26に入力し、両信号
の積を求める。これにより、乗算器26の出力に式（19）
に示す信号ｑを得る。
の積を求める。これにより、乗算器26の出力に式（19）
に示す信号ｑを得る。
ｑ＝ｍ＊ｐ ＝1/4sin｛４（θｎ−θn-1）＋４Δωτ｝ （19） 上記式（19）の第１項の（θｎ−θn-1）は、0,π/2,
π、３π/2であるので４（θｎ−θn-1）は２πの整数
倍となり、式（19）は式（20）となる。
π、３π/2であるので４（θｎ−θn-1）は２πの整数
倍となり、式（19）は式（20）となる。
ｑ＝−sin（４Δωτ） （20） 式（20）から、信号ｑの大きさは変調信号に依存する
ことなく周波数誤差Δωの関数になることがわかる。
ことなく周波数誤差Δωの関数になることがわかる。
よって、信号ｑをアップダウンカウンタや低域通過濾
波器などで構成される積分器27を通じて可変周波数発振
器５の周波数制御端子28に帰還することにより、AFCが
可能となる。
波器などで構成される積分器27を通じて可変周波数発振
器５の周波数制御端子28に帰還することにより、AFCが
可能となる。
（発明の効果） 以上、詳細に説明したように本発明によれば、可変周
波数発振器に帰還するAFC信号は入力されたQPSK信号の
変調信号に無関係であるので、該変調信号のパターンに
より入力されたQPSK信号にスペクトルとの偏りが生じて
も安定なAFCをかけることができる。
波数発振器に帰還するAFC信号は入力されたQPSK信号の
変調信号に無関係であるので、該変調信号のパターンに
より入力されたQPSK信号にスペクトルとの偏りが生じて
も安定なAFCをかけることができる。
また、入力されたQPSK信号を周波数変換して得た基底
周波数帯のQPSK信号を、A/D変換器によりディジタル信
号に変換すれば以後の第1,第２および第３の信号処理回
路をディジタル信号処理回路で実現することができるの
で、装置の量産化，経済化が容易になる。
周波数帯のQPSK信号を、A/D変換器によりディジタル信
号に変換すれば以後の第1,第２および第３の信号処理回
路をディジタル信号処理回路で実現することができるの
で、装置の量産化，経済化が容易になる。
第１図は本発明の実施例の構成図である。 1,8,9,31,32,34,35,……入力端子、2,4,12〜15,22〜24,
26……乗算器、3,4……移相器、５……可変周波数発振
器、6,7……低域通過濾波器、10,11……遅延素子、16,1
9,25……減算器、17,18……加算器、20,21,29,30,33…
…出力端子、27……積分器、28……周波数制御端子、10
0……第１の信号処理回路、200……第２の信号処理回
路、300……第３の信号処理回路。
26……乗算器、3,4……移相器、５……可変周波数発振
器、6,7……低域通過濾波器、10,11……遅延素子、16,1
9,25……減算器、17,18……加算器、20,21,29,30,33…
…出力端子、27……積分器、28……周波数制御端子、10
0……第１の信号処理回路、200……第２の信号処理回
路、300……第３の信号処理回路。
Claims (1)
- 【請求項１】入力QPSK信号を可変周波数発振器の出力信
号により直交位相関係を有する第１および第２の基底周
波数帯QPSK信号に周波数変換する周波数変換手段と、 前記第１の基底周波数帯QPSK信号を１シンボル時間だけ
遅延する第１の遅延手段と、 前記第２の基底周波数帯QPSK信号を１シンボル時間だけ
遅延する第２の遅延手段と、 前記第１の遅延手段の出力信号と前記第２の基底周波数
帯QPSK信号との積と、前記第２の遅延手段の出力信号と
前記第１の基底周波数帯QPSK信号との積の差を求めて出
力する第１の出力手段と、 前記第１の遅延手段の出力信号と前記第１の基底周波数
帯QPSK信号との積と、前記第２の遅延手段の出力信号と
前記第２の基底周波数帯QPSK信号との積の和を求めて出
力する第２の出力手段と、 前記第１の出力手段と第２の出力手段の出力信号をそれ
ぞれ２乗しその差を求めて出力する第３の出力手段と、 前記第1,第２および第３の出力手段の出力信号の積を求
めて出力する第４の出力手段と、 前記第４の手段の出力信号を積分して出力する積分器と
を備え、 前記積分器の出力信号を前記可変周波数発振器に帰還し
て発振周波数を制御することを特徴とするAFC装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077075A JP2837915B2 (ja) | 1990-03-28 | 1990-03-28 | Ａｆｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2077075A JP2837915B2 (ja) | 1990-03-28 | 1990-03-28 | Ａｆｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03278649A JPH03278649A (ja) | 1991-12-10 |
| JP2837915B2 true JP2837915B2 (ja) | 1998-12-16 |
Family
ID=13623672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2077075A Expired - Fee Related JP2837915B2 (ja) | 1990-03-28 | 1990-03-28 | Ａｆｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2837915B2 (ja) |
-
1990
- 1990-03-28 JP JP2077075A patent/JP2837915B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03278649A (ja) | 1991-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2115222C1 (ru) | Устройство для компенсации фазового сдвига в цепи обратной связи усилителя мощности (варианты) | |
| JPH0690261A (ja) | 直接変換受信機における信号チャネル間の利得及び位相エラー制御方法及び装置 | |
| JPS6348469B2 (ja) | ||
| US4599743A (en) | Baseband demodulator for FM and/or AM signals | |
| JP2001045085A (ja) | 直交信号発生回路および直交信号発生方法 | |
| JPH01135223A (ja) | 周波数差検出器 | |
| JPH02157667A (ja) | 位相検出装置及びそれを含む周波数復調器 | |
| US4109102A (en) | Phase synchronizing circuit | |
| JP2837915B2 (ja) | Ａｆｃ装置 | |
| US7227912B2 (en) | Receiver with mirror frequency suppression | |
| US3812433A (en) | Frequency difference measuring and compensating circuit | |
| JP2837914B2 (ja) | Ａｆｃ装置 | |
| JPS60203045A (ja) | 位相同期検波復調器 | |
| EP0638992A1 (en) | Frequency demodulation circuit | |
| JP2837916B2 (ja) | Ａｆｃ装置 | |
| US5068876A (en) | Phase shift angle detector | |
| CA2079531C (en) | Phase divider for complex signals | |
| JPH03234128A (ja) | フェーズドアレーアンテナ | |
| JPH1141033A (ja) | 直交バランスミクサ回路および受信装置 | |
| JPH05136836A (ja) | デイジタル変調信号発生器 | |
| JPH0461450A (ja) | 遅延検波回路 | |
| JP2986254B2 (ja) | Ａｆｃ装置 | |
| JP3259100B2 (ja) | 変調器 | |
| JPH10209904A (ja) | 受信機 | |
| JPS6331985B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |