JPH03278649A - Ａｆｃ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ＱＰＳＫ信号遅延検波用の自動周波数制御（
Ａ　Ｆ　Ｃ）装置に関するものである。

（従来の技術） 従来、通信装置の受信部のＡＦＣ装置としては、受信信
号を局部発振器の発振出力により中間周波数の信号に変
換し、該中間周波数のずれを周波数弁別器により検出し
、これを前記局部発振器に帰還してその発振周波数を制
御することにより前記中間周波数のずれを補正するもの
が広く用いられていた（例えば、マイクロ波技術研究会
編「マイクロ波通信光学」　（昭４７−３−２０）社団
法人電気通信協会　ｐ　、　３５６−３６１）。

（発明が解決しようとする課題） しかしながら、ＱＰＳＫ変調信号のようなディジタル信
号による変調信号のスペクトルがディジタル信号のパタ
ーンにより中心周波数を基準とする偏りが生じる場合が
あるので、上記構成のＡＦＣ装置では、必ずしも受信部
の局部発振器の発振出力と受信信号の差周波数のずれを
検出できるとは限らないという欠点があった。

本発明は、上記欠点を除去するためになされたものであ
って、ＱＰＳＫ信号を遅延検波した同相成分と直交成分
の２信号をもとに信号処理を行い、入力変調信号の位相
に無関係なＡＦＣ制御信号を得ることのできるＡＦＣ装
置を提供することを目的とする。

（課題を解決するための手段） 本発明は上記目的を達成するため、入力ＱＰＳＫ信号を
可変周波数発振器の出力信号により直交位相関係を有す
る第１および第２の基底周波数帯ＱＰＳＫ信号に周波数
変換する周波数変換手段と、前記第１の基底周波数帯Ｑ
ＰＳＫ信号を１シンボル時間だけ遅延する第１の遅延手
段と、前記２の基底周波数帯ＱＰＳＫ信号を１シンボル
時間だけ遅延する第２の遅延手段と、前記第１の遅延手
段の出力信号と前記第２の基底周波数帯ＱＰＳＫ信号と
の積と、前記第２の遅延手段の出力信号と前記第１の基
底周波数帯ＱＰＳＫ信号との積の差を求めて出力する第
１の出力手段と、前記第１の遅延手段の出力信号と前記
第１の基底周波数帯ＱＰＳＫ信号との積と、前記第２の
遅延手段と出力信号と前記第２の基底周波数帯ＱＰＳＫ
信号との積の和を求めて出力する第２の出力手段と、前
記第１の出力手段と第２の出力手段の出力信号をそれぞ
れ２乗しその差を求めて出力する第３の出力手段と、前
記第１．第２および第３の出力手段の積を求めて出力す
る第４の出力手段と、前記第４の手段の出力信号を積分
して出力する積分器とを備え、前記積分器の出力信号を
前記可変周波数発振器に帰還して発振周波数を制御する
ものである。

（作　用） 入力されたＱＰＳＫ信号を周波数変換手段により直交位
相関係を有する２つの基底周波数帯のＱＰＳＫ信号に変
換し、次いで第１および第２の遅延手段、第１および第
２の出力手段により遅延検波して直交位相関係を有する
２つの遅延検波信号の１段階前の信号を出力し、更にこ
れらの信号を他の手段で簡単な処理を加えて遅延検波信
号を出力する。

しかし、入力されたＱＰＳＫ信号と前記周波数変換手段
の可変周波数発振器の出力信号の周波数が一致しないと
き、前記遅延検波信号には周波数不一致による周波数差
の成分が存在することとなり、該遅延検波信号に劣化を
生じる。

そこで、第３および第４の出力手段により、前記第１お
よび第２の出力手段の出力信号から前記周波数差の成分
を検出し、これを積分器を通して前記可変周波数発振器
に帰還してＡＦＣをかけ、前記遅延検波信号に含まれる
周波数差の成分を抑圧している。ここで、ＡＦＣは入力
されるＱＰＳＫ信号の変調信号成分に影響されないこと
が要求される。そこで、前記第１および第２の出力手段
の出力信号の位相、すなわち入力信号と１シンボル時間
前の入力信号の位相差は、これを４倍すると常に２π（
ｒａｄ）の整数倍になることを着目し、第３および第４
の手段により前記第１および第２の出力手段の出力信号
に処理を加え前記位相差の成分を巧みに消去して前記周
波数差の成分のみを取り出している。これにより、入力
信号の変調成分に影響されない安定なＡＦＣを実現して
いる。

（実施例） 第１図は本発明の実施例の構成図である。以下、第１図
を用いて詳細に説明する。

端子１よりＱＰＳＫ信号Ｘを加える。ここで、ＱＰＳＫ
信号Ｘは弐（１）で表されるものとする。

ｘ＝ｃｏｓ（ω＋ｔ＋θ、＋　）　　　　　　　　　　
　ｆｌ）但し　ω１　；角周波数 θゎ　；位相で０．π／２．π、３π／２前記ＱＰＳＫ
信号Ｘを２つに分岐し、一方を乗算器２の第１の入力端
子に、他方を乗算器４の第１の入力端子に加える。また
、可変周波数発振器５の出力ｙを２つに分岐し、一方を
π／２（ｒａｄ）移相器３を通して乗算器２の第２の入
力端子に、他方を乗算器４の第２の入力端子に加える。

ここで、可変周波数発振器５の出力ｙは式（２）で表さ
れるものとする。

ｙ＝ｃｏｓ（ω２ｔ＋φ）（２） 但し　ω２　；角周波数 φ　；位相 乗算器２，４は第１２第２の入力端子に入力された、両
信号の積を求め、その結果を低域通過濾波器６．７を通
じて第１の信号処理回路１００の入力端子８．９に加え
る。入力端子８．９における信号ａ、ｃはそれぞれ式（
３）２式（４）で示される。

ａ＝ｃｏｓ（Δωｔ＋θ７−φ）（３）但し　Δω−ω
１−ω２ ｃ＝ｃｏｓ（Δωを十θ、ｌ−φ−π／２）　　　　（
４）第１の信号処理回路１００においては、入力端子８
に加えた信号ａを分岐し、乗算器１２．１４のそれぞれ
の第１の入力端子に加えるとともに、遅延素子１０に加
える。同様にして、入力端子９に加えた信号Ｃを分岐し
、乗算器１３．１５のそれぞれの第１の入力端子に加え
るとともに、遅延素子１１に加える。遅延素子１０．１
１はそれぞれ１タイムスロツトの遅延（τ）を与えるの
で、その出力には式（５）１式（６）で示す信号ｐ、ｄ
が得られる。

ｂ＝ｃｏｓ（Δωｔ＋θａ−１−Δωτ−φ）（５） 但し　θｎ−１；θ７に対し１タイムスロツト前の信号
の位相 ｄ＝ｃｏｓ（Δωｊ＋θ７−８−Δωτ−φ−π／２）
（６） 前記信号すを乗算器１２の第２の入力端子に入力し、第
１の入力端子に入力した前記信号ａとの積を求める。こ
れにより、乗算器１２の出力に式（７）に示す信号ｇを
得る。

ｇ＝ａ＊ｂ −１／２　ｃｏｓ　　（２Δωｔ−２φ＋θ０　＋θ７
−１−Δ（ｄ　ｒ　）　　＋１／２　ｃｏｓ　　（θ７
−〇、ｌ−１＋Δωτ）（７） また、前記信号ｄを乗算器１４の第２の入力端子に入力
し、第１の入力端子に入力した前記信号ａとの積を求め
る。これにより、乗算器１４の出力に式（８）に示す信
号ｅを得る。

ｅ＝ａ　　＊ｄ ＝１／２　ｃｏｓ　（２Δωｔ−２φ＋θ７＋θ、ｌ−
１Δωτ−π／２）　＋１／２　ｃｏｓ　（θ７−θゎ
−。

＋Δωτ＋π／２）　　　　　　　　　　　（８）また
、前記信号ｄを乗算器１３の第２の入力端子に入力し、
第１の入力端子に入力した信号Ｃとの積を求める。これ
により、乗算器１３の出力に式（８）に示す信号りを得
る。

ｈ＝ｃ＊ｂ ＝１７２ｃｏｓ（２Δωｔ−２φ＋θ７十〇、１−１−
Δωｒ　）　＋１／２　ｃｏｓ　（θ０−θｎ−１　　
＋Δωτ）（９） さらに、前記信号すを乗算器１５の第２の入力端子に入
力し、第１の入力端子に入力した信号Ｃとの積を求める
。これにより、乗算器１５の出力に弐〇〇に示す信号ｆ
を得る。

ｆ＝ｂ＊ｃ ＝１／２　ｃｏｓ　（２Δωｔ＋θイーθ１．−１−Δ
ωτ−２φ−π／２）　１／２　ｃｏｓ　（θｎ−＋　
−θ７−Δωτ＋π／２）　　　　　　　　　　　（１
０）前記信号ｅを減衰器１６の第１の入力端子に、前記
信号ｆを第２の入力端子にそれぞれ加え、両信号の差を
求める。これにより、減衰器１６の出力に式（１１）に
示す信号ｉを得る。

１＝ｅ−ｆ ＝ｃｏｓ　（θ７−θ、、−Ｉ　十Δωｒ　＋　Ｗ／２
）　　（１１）また、前記信号ｇを加算器１７の第１の
入力端子に、前記信号りを第２の入力端子にそれぞれ加
え、両信号を加算する。これにより、加算器１７の出力
に式（１２）に示す信号ｊを得る。

ｊ＝ｇ＋ｈ ＝ｃｏｓ　（θ７−θ７−１　＋Δωτ）　　　　（１
２）前記信号ｉ、ｊを第１の信号処理回路１００の出力
端子２９．３０から出力し、第２の信号処理回路２００
の入力端子３１．３２に入力するとともに、第３の信号
処理回路３００の入力端子３４３５に入力する。

第３の信号処理回路３００においては、入力端子３４に
入力した信号ｉを加算器１８の第１の入力端子に加え、
入力端子３５に入力した信号ｊを加算δ１８の第２の入
力端子に加えて両信号の和を求める。これにより、加算
器１８の出力に式（１３）に示す信号ｋを得る。

ｋ＝ｉ＋ｊ ＝２”ｃｏｓ　（θ７−θｎ−１＋Δωτ＋π／４）（
１３） また、前記信号ｊを減算器１９の第１の入力端子に加え
、前記信号ｉを減算器１９の第２の入力端子に加えて両
信号の差を求める。これにより、減算器１９の出力に式
（１４）に示す信号ｌを得る。

１＝ｊ−ｉ ＝　−２””ｃｏｓ　（θ４−θ、１−１十Δωτ−π
／４）（１４） 加算器１８から出力された信号ｋを出力端子３６から、
減算器１９から出力された信号ｌを出力端子３７からそ
れぞれ出力し、遅延検波出力信号として出力端子２０．
２１を介して外部に出力する。

一方、第２の信号処理回路においては、入力端子３工に
入力した信号ｉを乗算器２３の第１および第２の入力端
子に入力し、信号ｉを２乗する。

これにより、乗算器２３の出力に式（１５）に示す信号
ｎを得る。

ｍ＝ｉ” ＝１／２＋１／２　ｃｏｓ　（２（θ７−θ□、）２Δ
ωτ＋π）（１５） 同様にして、入力端子３２に入力した信号ｊを乗算器２
４の第１および第２の入力端子に入力し、信号ｊを２乗
する。これにより、乗算器２４の出力に式（１６）に示
す信号Ｏを得る。

−ｊ２ 一１／２＋１／２　ｃｏｓ　（２（θ７−θＲ−１）＋
２Δωτ）（１６） さらに、前記信号ｎ、ｏを減算器２５に入力し、両信号
の差を求める。これにより、減算器２５の出力に式（１
７）に示す信号ｐを得る。

ｐ＝ｎ−。

＝　−ｃｏｓ　　（２（θカー０Ｍ−１）＋２Δωτ）
　（１７）一方、前記信号ｉおよびｊを乗算器２２に入
力し、両信号の積を求める。これにより、乗算器２２の
出力に式（１８）に示す信号ｍを得る。

ｍ＝ｉ＊ｊ ＝１／２　ｃｏｓ　（２（θ。−θｍ−＋）＋２Δωτ
＋π／２）（１８） そして、前記信号ｍとｐを乗算器２６に入力し、両信号
の積を求める。これにより、乗算器２６の出力に式（１
９）に示す信号ｑを得る。

ｑ＝ｍ＊ｐ ＝１／４　ｓｉｎ　（４（θ９−θｎ−＋）＋４Δωτ
）（１９） 上記式（１９）の第１項の（θ７−θｏ−１）は、０゜
π／２．π、３π／２であるので４（θ７−θｎ−１）
は２πの整数倍となり、式（工９）は式（２０）となる
。

ｑ　＝　−５ｉｎ（４Δωτ）　　　　　　　　　　　
　　（２０）式（２０）から、信号ｑの大きさは変調信
号に依存することな（周波数誤差Δωの関数になること
がわかる。

よって、信号ｑをアップダウンカウンタや低域通過濾波
器などで構成される積分器２７を通じて可変周波数発振
器５０周波数制御端子２８に帰還することにより、ＡＦ
Ｃが可能となる。

（発明の効果） 以上、詳細に説明したように本発明によれば、可変周波
数発振器に帰還するＡＦＣ信号は入力されたＱＰＳＫ信
号の変調信号に無関係であるので、該変調信号のパター
ンにより入力されたＱＰＳＫ信号にスペクトルとの偏り
が生じても安定なＡＦＣをかけることができる。

また、入力されたＱＰＳＫ信号を周波数変換して得た基
底周波数帯のＱＰＳＫ信号を、Ａ／Ｄ変換器によりディ
ジタル信号に変換すれば以後の第１゜第２および第３の
信号処理回路をディジタル信号処理回路で実現すること
ができるので、装置の量量化、経済化が容易になる。

【図面の簡単な説明】

第１図は本発明の実施例の構成図である。 １、　８．　９．３１，３２，３４，３５．・・・入力
端子、２．４゜１２〜１５．２２〜２４．２６・・・乗
算器、３．４・・・移相器、５・・・可変周波数発振器
、６．７・・・低域通過濾波器、１０．１１・・・遅延
素子、１６，１９．２５・・・減算器、１７．１８・・
・加算器、２０．２１，２９．３０．３３・・・出力端
子、２７・・・積分器、２８・・・周波数制御端子、１
００・・・第１の信号処理回路、２００・・・第２の信
号処理回路、３００・・・第３の信号処理回路。

Claims (1)

1. 【特許請求の範囲】 入力ＱＰＳＫ信号を可変周波数発振器の出力信号により
   直交位相関係を有する第１および第２の基底周波数帯Ｑ
   ＰＳＫ信号に周波数変換する周波数変換手段と、 前記第１の基底周波数帯ＱＰＳＫ信号を１シンボル時間
   だけ遅延する第１の遅延手段と、 前記第２の基底周波数帯ＱＰＳＫ信号を１シンボル時間
   だけ遅延する第２の遅延手段と、 前記第１の遅延手段の出力信号と前記第２の基底周波数
   帯ＱＰＳＫ信号との積と、前記第２の遅延手段の出力信
   号と前記第１の基底周波数帯ＱＰＳＫ信号との積の差を
   求めて出力する第１の出力手段と、 前記第１の遅延手段の出力信号と前記第１の基底周波数
   帯ＱＰＳＫ信号との積と、前記第２の遅延手段の出力信
   号と前記第２の基底周波数帯ＱＰＳＫ信号との積の和を
   求めて出力する出力手段と、前記第１の出力手段と第２
   の出力手段の出力信号をそれぞれ２乗しその差を求めて
   出力する第３の出力手段と、 前記第１、第２および第３の出力手段の出力信号の積を
   求めて出力する第４の出力手段と、前記第４の手段の出
   力信号を積分して出力する積分器とを備え、前記積分器
   の出力信号を前記可変周波数発振器に帰還して発振周波
   数を制御することを特徴とするＡＦＣ装置。