JPH0548341A - Afc装置 - Google Patents

Afc装置

Info

Publication number
JPH0548341A
JPH0548341A JP3202998A JP20299891A JPH0548341A JP H0548341 A JPH0548341 A JP H0548341A JP 3202998 A JP3202998 A JP 3202998A JP 20299891 A JP20299891 A JP 20299891A JP H0548341 A JPH0548341 A JP H0548341A
Authority
JP
Japan
Prior art keywords
signal
frequency
input
local oscillation
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3202998A
Other languages
English (en)
Other versions
JP2986254B2 (ja
Inventor
Noriaki Kondo
則昭 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3202998A priority Critical patent/JP2986254B2/ja
Publication of JPH0548341A publication Critical patent/JPH0548341A/ja
Application granted granted Critical
Publication of JP2986254B2 publication Critical patent/JP2986254B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 変調パターンによる周波数スペクトルの偏り
に影響されないで、搬送波用の発振周波数を変調周波数
に追随させる。 【構成】 低域ろ波機能2,4、遅延手段10,11、
及び積和機能によって、q=sin{4(θn
θn-1 )+4Δωt}なる信号を作り、この信号qで受
信局部発振波を制御する。但し、θn :QPSK信号の
位相、θn-1 :θn に対し2シンボル周期遅延した位
相、Δω:QPSK信号周波数と可変周波数発振器周波
数との周波数誤差、t:時間。そして、遅延手段におけ
る遅延時間を2シンボル周期の整数倍とすることによ
り、(θn −θn-1 )は0,+−π/2,+−πとな
り、前記信号qは変調成分に無関係な周波数誤差の関数
となり、変調パターンの偏りに影響されないで、追随さ
せることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、π/4シフトQPSK
信号を入力としたの自動周波数制御(AFC)装置に関
するものである。AFC装置は、一般に受信信号中間周
波数のずれを補正するために用いられる。また、受信部
における中間周波数のずれが実用上問題にならない場合
においても、周波数精度の高い送信局部発振波を得るた
めに用いられる。
【0002】
【従来の技術】従来、通信装置の受信部のAFC装置と
しては、受信信号を受信局部発振波により中間周波数の
信号に変換し、その中間周波数のずれを周波数弁別器に
より検出し、これを受信局部発振器に帰還してその発振
周波数を制御することにより中間周波数のずれを補正す
るものが広く用いられていた(例えば、マイクロ波技術
研究会編「マイクロ波通信光学」(昭47−3−20)
社団法人電気通信協会pp.356−361)。
【0003】
【発明が解決しようとする課題】しかしながら、π/4
シフトQPSK変調信号を入力とした場合、そのスペク
トルが、ディジタル信号のパターンにより中心周波数を
基準とする偏りが生じる場合があるので、前述のごとき
構成では、必ずしも局部発振波と受信信号との差周波数
のずれを検出できるとは限らないという欠点があった。
本発明は、上記欠点を除去するためになされたものであ
って、入力変調信号の位相に無関係なAFC制御信号を
得ることのできるAFC装置を提供することを目的とす
る。
【0004】
【課題を解決するための手段】本発明は、入力π/4シ
フトQPSK信号と、受信局部発振波及びそれを所定量
移相した信号との積を求め、それら積信号を低域ろ波す
る手段を有する。また、それらろ波出力信号を2シンボ
ル周期の整数倍遅延させる遅延手段と、遅延を伴わない
ろ波出力信号と2シンボル周期の整数倍遅延したろ波出
力信号との積を求める手段を含み、次に示す中間信号
I,Jを作成する手段を有する。 I=cos(θn −θn-1 −Δωt+π/2) J=cos(θn −θn-1 −Δωt) 但し、θn :入力π/4シフトQPSK信号の位相、θ
n-1 :θn に対し2シンボル周期遅延した入力π/4シ
フトQPSK信号の位相、Δω:入力π/4シフトQP
SK信号周波数と受信局部発振波周波数との周波数誤
差、t:時間。更に、両信号I,Jの積和演算により次
に示す最終信号qを作成する手段と、この最終信号qに
基づいて受信局部発振波周波数、または受信・送信局部
発振波周波数を制御する手段とを有している。 q=sin(4Δωt) 但し、信号qの振幅に関する定数は、本質に関係ないの
で、省略して示した。
【0005】
【作用】入力π/4シフトQPSK信号と受信局部発振
波及びそれを所定量移相した信号との積を求め、それら
積信号を低域ろ波し、それらろ波出力信号を2シンボル
周期の整数倍遅延させ、遅延を伴わないろ波出力信号と
2シンボル周期の整数倍遅延したろ波出力信号との積を
求め、その後、適当に和(減算を含む)をとることによ
り、中間信号i,jを作り出す。中間信号i,jに適当
な積和演算を施すことにより、sin{4(θn −θ
n-1 )+4Δωt}なる信号を作ることができる。ここ
で、入力はπ/4シフトQPSK信号なので、θn とθ
n-1 は+−π/4,+−3π/4であり、(θn −θ
n-1 )は2シンボル周期の整数倍の間での位相差なの
で、0,+−π/2,+−πとなり、変調成分に無関係
な周波数誤差の関数となる。これを最終信号qとして、
局部発振波の周波数を制御する。
【0006】
【実施例】図1は本発明の実施例の構成図である。図1
において、端子1よりπ/4シフトQPSK信号xを加
える。ここで、π/4シフトQPSK信号xは、式
(1)で表わされるものとする。 x=cos(ω1t+θn ) (1) 但し ω1 ;角周波数 θn ;位相で±π/4,±3π/4 π/4シフトQPSK信号xを2つに分岐し、一方を乗
算器2の第1の入力端子に、他方を乗算器4の第1の入
力端子に加える。また、可変周波数発振器5からの受信
局部発振波yを2つに分岐し、一方をπ/2(rad)
移相器3を通して乗算器2の第2の入力端子に、他方を
乗算器4の第2の入力端子に加える。ここで、受信局部
発振波yは式(2)で表わされるものとする。 y=cos(ω2t+φ) 但し ω2 ;角周波数 φ ;位相
【0007】乗算器2,4は第1,第2の入力端子に入
力された、両信号の積を求め、その結果を低域通過ろ波
器6,7に加える。低域通過ろ波器6,7の出力である
信号a,cはそれぞれ式(3),式(4)で示される。 a=cos{Δωt+θn −φ} (3) 但しΔω=ω1 −ω2 c=cos{Δωt+θn −φ−π/2} (4) 信号aは、分岐され、乗算器12,14のそれぞれの第
1の入力端子に加えるとともに、遅延端子10に加え
る。信号cは、分岐され、乗算器13,15のそれぞれ
の第1の入力端子に加えるとともに、遅延素子11に加
える。遅延素子10,11はそれぞれシンボル周期の2
n(nは整数)倍の遅延(τ)を与えるので、その出力
には式(5),式(6)で示す信号b,dが得られる。 b=cos{Δωt+θn-1 −Δωτ−φ} (5) 但し θn-1 ;θn に対し2nシンボル周期の信号の位
相 d=cos{ωt+θn-1 −Δωτ−φ−π/2} (6)
【0008】この信号bを乗算器12の第2の入力端子
に入力し、第1の入力端子に入力した信号aとの積を求
める。これにより、乗算器12の出力に式(7)に示す
信号gを得る。 g=a*b =1/2cos{2Δωt+θn +θn-1 −Δωτ−2φ} +1/2cos{θn −θn-1 +Δωτ} (7) また、信号dを乗算器14の第2の入力端子に入力し、
第1の入力端子に入力した信号aとの積を求める。これ
により、乗算器14の出力に式(8)に示す信号eを得
る。 e=a*d =1/2cos{2Δωt+θn +θn-1 −Δωτ+π/2} (8) また、信号dを乗算器13の第2の入力端子に入力し、
第1の入力端子に入力した信号cとの積を求める。これ
により、乗算器13の出力に式(8)に示す信号hを得
る。 h=c*b =1/2cos{2Δωt+θn +θn-1 −Δωτ−2φ−π/2} +1/2cos{θn +θn-1 −Δωτ} (9) さらに、信号bを乗算器15の第2の入力端子に入力
し、第1の入力端子に入力した信号cとの積を求める。
これにより、乗算器15の出力に式(10)に示す信号
fを得る。 f=b*c =1/2cos{2Δωt+θn −θn-1 Δωτ−2φ−π/2} +1/2cos{θn-1 −θn −Δωτ+π/2} (10)
【0009】信号eを減算器16の第1の入力端子に、
信号fを第2の入力端子にそれぞれ加え、両信号の差を
求める。これにより、減算器16の出力に式(11)に
示す信号iを得る。 i=e−f =cos{θn −θn-1 +Δωτ+π/2} (11) また、信号gを加算器17の第1の入力端子に、信号h
を第2の入力端子にそれぞれ加え、両信号を加算する。
これにより、加算器17の出力に式(12)に示す信号
jを得る。 j=g+h =cos{θn −θn-1 +Δωτ} (12)
【0010】信号iを加算器18の第1の入力端子に加
え、信号jを加算器18の第2の入力端子に加えて両信
号の和を求める。これにより、加算器18の出力に式
(13)に示す信号kを得る。 k=i+j =√2cos{θn −θn-1 +Δωτ+π/4} (13) また、信号jを減衰器19の第1の入力端子に加え、前
記信号iを減算器19の第2の入力端子に加えて両信号
の差を求める。これにより、減算器19の出力に式(1
4)に示す信号1を得る。 l=j−i =√2cos{θn −θn-1 +Δωτ−π/4} (14) 加算器18から出力された信号kと減算器19から出力
された信号1を、遅延検波出力信号として出力端子2
0,21を介して外部に出力する。
【0011】一方、信号iを乗算器23の第1および第
2の入力端子に入力し、信号iを2乗する。これによ
り、乗算器23の出力に式(15)に示す信号nを得
る。 n=iの2乗 =1/2+1/2cos{2(θn −θn-1 )2Δωτ+π} (15) 同様にして、信号jを乗算器24の第1および第2の入
力端子に入力し、信号jを2乗する。これにより、乗算
器24の出力に式(16)に示す信号oを得る。 o=jの2乗 =1/2+1/2cos{2(θn −θn-1 )2Δωτ} (16) さらに、信号n,oを減算器25に入力し、両信号の差
を求める。これにより、減算器25の出力に式(17)
に示す信号pを得る。 p=n−o =−cos{2(θn −θn-1 )+2Δωτ} (17) 一方、信号iおよびjを乗算器22に入力し、両信号の
積を求める。これにより、乗算器22の出力に式(1
8)に示す信号mを得る。 m=i*j =1/2cos{2(θn −θn-1 )+2Δωτ+π/2} (18)
【0012】そして、信号mとpを乗算器26に入力
し、両信号の積を求める。これにより、乗算器26の出
力に式(19)に示す信号qを得る。 q=m*p =−1/4sin{4(θn −θn-1 )+4Δωτ} (19) 上記式(19)の第1項の(θn −θn-1 )は、π/4
シフトの2シンボル周期分なので、0,±π/2,±
π,であり、4(θn−θn-1 )は2πの整数倍とな
り、式(19)は、式(20)となる。 q=−1/4sin(4Δωτ) (20) 式(20)から、信号qの大きさは、変調信号に依存す
ることなく周波数誤差Δωの関数になることが、わか
る。よって、信号qを可変周波数発振器5に帰還するこ
とにより、AFCが可能となる。
【0013】図2は、図1における可変周波数発振器5
の構成図である。図2において、信号qを基準周波数発
振源である電圧制御水晶発振器102の周波数制御端子
に入力する。発振器102の出力は2つに分岐し、一方
を分周器103に入力する。分周器103の出力を位相
比較器104に入力する。位相比較器104の他方の入
力端子には、受信局部発振周波数が出力される電圧制御
発振器106の出力信号を分周器105で分周された信
号が入力される。比較器104の出力を積分器107で
積分し、積分出力を電圧制御発振器106の電圧制御端
子に帰還することによりAFCがかけられる。また、1
03,104,105,106,107は、受信局部発
振用シンセサイザ120が構成されることが理解できよ
う。
【0014】また送信用局部発振用シンセサイザ130
は、受信局部発振用シンセサイザ120と同様に分周器
108、比較器109、分周器110、電圧制御発振器
112、及び積分器111から構成され、動作は受信局
部発振器120と同様である。よって、端子113よ
り、端子1に加えられたπ/4シフトQPSK信号を基
準とした送信局部発振器出力を得ることができる。
【0015】図3は本発明の第2の実施例を示す構成図
であり、信号k,lは、図1と同じ構成によって作成さ
れるものである。図3において、信号kを乗算器61の
第1および第2の入力端子に入力し、信号kを2乗す
る。これにより、乗算器61の出力に式(21)に示す
信号n1 を得る。 n1 =kの2乗 =1+cos{2(θn −θn-1 )+2Δωt+π/2} (21) 同様にて、信号1を乗算器62の第1および第2の入力
端子に入力し、信号12乗する。これにより、乗算器6
2の出力に式(22)に示す信号o1 を得る。 o1 =lの2乗 =1+cos{2(θn −θn-1 )+2Δωt+π/2} (22)
【0016】さらに、信号n1 ,o1 を減算器63に入
力し、両信号の差を求める。これにより、減算器63の
出力に式(23)に示す信号q1 を得る。 p1 =n1 −o1 =−2cos{2(θn −θn-1 )+2Δωt−π/2} (23) 一方、信号k及びlを乗算器64に入力し、両信号の積
を求める。これにより、乗算器64の出力に式(24)
に示す信号mを得る。 m1 =k*l =cos{2(θn −θn-1 )+2Δωt} (24) そして、両信号m1 とp1 を乗算器65に入力し、両信
号の積をもとめる。これにより、乗算器65の出力に式
(25)に示す信号qを得る。 q1 =m1 *p1 =−sin{2(θn −θn-1 )+4Δωt} (25) 式(25)は、前述の式(19)で示した信号と実質同
一であり、信号q1の大きさは、変調信号に依存するこ
となく周波数誤差Δωの関数になることがわかる。
【0017】図4は、本発明の第3の実施例を示す構成
図である。この実施例は、図1及び図3に示す入力π/
4シフトQPSK信号から遅延検波信号k,lを得る部
分を他の構成で、実現したものである。すなわち、受信
局部発振波yから、順次位相が、π/4(rad)ずつ
ずれた4つの信号を生成し、この信号を用いて入力π/
4シフトQPSK信号を順次位相が、π/4(rad)
ずつずれた4つの基底周波数帯のπ/4シフトQPSK
信号に周波数変換し、所定の信号処理を加えて遅延検波
信号を得るものであり、信号k,lに基づいて周波数誤
差に関する信号を得る構成は、図3と同一である。
【0018】図4において、π/4シフトQPSK信号
xを4つに分岐し、それぞれ乗算器36,37,38,
39の第1の入力端子に加える。また、可変周波数発振
器5からの受信局部発振波yを乗算器36の第2の入力
端子と移相器32に加え、該移相器32の出力を乗算器
37の第2の入力端子と移相器33に加え、該移相器3
3の出力を乗算器38の第2の入力端子と移相器34に
加え、移相器34の出力を乗算器39の入力端子に加え
る。移相器32〜34は、入力信号にπ/4(rad)
の位相変化を与えるもので、乗算器36〜39の各第2
の入力端子には、π/4(rad)ずつ累積的に位相が
異なる信号を入力することとなる。
【0019】各乗算器36〜39は、第1,第2の入力
端子に入力された両信号の積を求め、その結果をそれぞ
れ低域通過ろ波器40〜43を通じて出力する。この出
力信号r1 ,r2 ,r3 ,r4 は、式(26)〜式(2
9)に示す基底周波数帯のπ/4シフトQPSK信号で
ある。 r1 =cos{Δωt+θn −φ} (26) r2 =cos{Δωt+θn −φ−π/4} (27) r3 =cos{Δωt+θn −φ−π/2} (28) r4 =cos{Δωt+θn −φ−3π/4} (29) さらに、前記信号r2 ,r4 については、遅延素子4
4,45を通じて2シンボル周期分の遅延時間tを与
え、式(30)に示す信号v1 ,式(31)に示す信号
2 を得る。 v1 =cos{Δωt+θn-1 −φ−Δωt−π/4} (30) v2 =cos{Δωt+θn-1 −φ−Δωt−3π/4} (31) 前記信号r1 とv1 を乗算器46に入力し、両信号の積
を求める。これにより、乗算器46の出力に式(32)
に示す信号w1 を得る。
【0020】 w1 =r1 *v1 =1/2cos{2Δωt+θn +θn-1 −Δωt−2φ−π/4} +1/2cos{θn −θn-1 +Δωt+π/4} (32) また、前記信号r3 とv1 を乗算器47に入力し、両信
号の積を求める。これにより、乗算器47の出力に式
(33)に示す信号w2を得る。 w2 =r3 *v1 =1/2cos{2Δωt+θn +θn-1 −Δωt−2φ−5π/4} +1/2cos{θn −θn-1 +Δωt+π/4} (34) また、信号r1 ,v2 を乗算器49に入力し、両信号の
積を求める。これにより、乗算器49の出力に式(3
5)に示す信号w4 を得る。 w4 =r1 *v2 =1/2cos{2Δωt+θn +θn-1 −Δωt−2φ−3π/4} +1/2cos{θn −θn-1 +Δωt+3π/4} (35)
【0021】さらに、前記信号w1 とw3 を加算器50
に入力し、両信号の和を求める。これにより、加算器5
0の出力に式(36)に示す信号kを得る。 k=w1 +w3 =cos{θn −θn-1 +Δωt+π/4} (36) また、前記信号w1 とw4 を減算器51に入力し、両信
号の差を求める。これにより減算器51の出力に式(3
2)に示す信号1を得る。 l=w2 −w4 =cos{θn −θn-1 +Δωt−π/4} (37) 式(36),(37)にした信号k,lは、式(1
3),(14)に示したものと同じである。
【0022】
【発明の効果】以上、詳細に説明したように本発明によ
れば、可変周波数発振器に帰還するAFC信号は入力さ
れたπ/4シフトQPSK信号の変調信号に無関係であ
るので、該変調信号のパターンにより入力π/4シフト
QPSK信号にスペクトルとの偏りが生じても安定なA
FCをかけることができる。
【図面の簡単な説明】
【図1】図1は本発明の実施例の構成図
【図2】図2は図1における可変周波数発振器の構成図
【図3】図3は本発明の他の実施例を示す構成図
【図4】図4は本発明の更に他の実施例を示す構成図
【符号の説明】
2 乗算器 3 移相器 4 乗算器 5 可変周波数発振器 6,7 低域通過ろ波器 10,11 遅延素子 12〜15 乗算器 16 減算器 17,18 加算器 19 減算器 22〜24 乗算器 25 減算器 16 乗算器

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 入力π/4シフトQPSK信号を基準に
    して、受信局部発振波に対して、または当該受信局部発
    振波と共通の基準可変周波数発振源を持つ送信局部発振
    波及び前記受信局部発振波とに対して、自動周波数制御
    をかけるAFC装置であって、 前記π/4シフトQPSK信号と、前記受信局部発振波
    及びそれを所定量移相した信号との積を求め、それら積
    信号を低域ろ波する手段と、 それらろ波出力信号を2シンボル周期の整数倍遅延させ
    る遅延手段と、遅延を伴わないろ波出力信号と2シンボ
    ル周期の整数倍遅延したろ波出力信号との積を求める手
    段を含み、次に示す中間信号I,Jを作成する手段と、 I=cos(θn −θn-1 −Δωt+π/2) J=cos(θn −θn-1 −Δωt) (但し、θn :入力π/4シフトQPSK信号の位相、
    θn-1 :θn に対し2シンボル周期遅延した入力π/4
    シフトQPSK信号の位相、Δω:入力π/4シフトQ
    PSK信号周波数と受信局部発振波周波数との周波数誤
    差、t:時間)両信号I,Jの積和演算により、次に示
    す最終信号qを作成する手段と、 q=sin(4Δωt) この最終信号qに基づいて、前記受信局部発振波の周波
    数、または当該受信局部発振波の周波数及び送信局部発
    振波の周波数を制御する手段とを備えたAFC装置。
JP3202998A 1991-08-13 1991-08-13 Afc装置 Expired - Fee Related JP2986254B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3202998A JP2986254B2 (ja) 1991-08-13 1991-08-13 Afc装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3202998A JP2986254B2 (ja) 1991-08-13 1991-08-13 Afc装置

Publications (2)

Publication Number Publication Date
JPH0548341A true JPH0548341A (ja) 1993-02-26
JP2986254B2 JP2986254B2 (ja) 1999-12-06

Family

ID=16466640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3202998A Expired - Fee Related JP2986254B2 (ja) 1991-08-13 1991-08-13 Afc装置

Country Status (1)

Country Link
JP (1) JP2986254B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107203A1 (ja) * 2004-04-28 2005-11-10 Mitsubishi Denki Kabushiki Kaisha 自動周波数制御回路および自動周波数制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005107203A1 (ja) * 2004-04-28 2005-11-10 Mitsubishi Denki Kabushiki Kaisha 自動周波数制御回路および自動周波数制御方法

Also Published As

Publication number Publication date
JP2986254B2 (ja) 1999-12-06

Similar Documents

Publication Publication Date Title
RU2115222C1 (ru) Устройство для компенсации фазового сдвига в цепи обратной связи усилителя мощности (варианты)
EP0877476B1 (en) Down conversion mixer
JPS6348469B2 (ja)
CA1299249C (en) Receiver comprising parallel signal paths
JPH01135223A (ja) 周波数差検出器
JPH0720017B2 (ja) Fm復調器
JPH05327808A (ja) 直交変調回路
US4156851A (en) Constant-phase delay network
JPS61273005A (ja) 振幅変調方式受信機
JPH0548341A (ja) Afc装置
CA2079531C (en) Phase divider for complex signals
JP3256422B2 (ja) 周波数シンセサイザ
JPH03234128A (ja) フェーズドアレーアンテナ
JP2837914B2 (ja) Afc装置
JPH1141033A (ja) 直交バランスミクサ回路および受信装置
JP2837916B2 (ja) Afc装置
JPS6365183B2 (ja)
JP3259100B2 (ja) 変調器
JP2837915B2 (ja) Afc装置
JPS61238144A (ja) 位相調整回路
JP2644647B2 (ja) ダイレクト検波受信機
JP3462277B2 (ja) 搬送波再生回路
JPS58161555A (ja) 遅延検波回路
JP2735880B2 (ja) 受信機
JP2948601B2 (ja) Am復調回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990914

LAPS Cancellation because of no payment of annual fees