JPH0276262A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0276262A JPH0276262A JP63226450A JP22645088A JPH0276262A JP H0276262 A JPH0276262 A JP H0276262A JP 63226450 A JP63226450 A JP 63226450A JP 22645088 A JP22645088 A JP 22645088A JP H0276262 A JPH0276262 A JP H0276262A
- Authority
- JP
- Japan
- Prior art keywords
- potential barrier
- barrier layer
- semiconductor layer
- layer
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000005036 potential barrier Methods 0.000 claims abstract description 75
- 239000002131 composite material Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 7
- 238000002347 injection Methods 0.000 claims description 42
- 239000007924 injection Substances 0.000 claims description 42
- 239000000969 carrier Substances 0.000 claims description 7
- 230000005641 tunneling Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 109
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 3
- 229910005542 GaSb Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/88—Tunnel-effect diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
キャリヤ注入側半導体層とキャリヤ被注入側半導体層と
の間に設けたポテンシャル・バリヤ層をキャリヤがトン
ネル効果で貫通する半導体装置の改良に関し、 設計の自由度が大きいトンネリング可能なポテンシャル
・バリヤ層を有し、且つ、微分負性抵抗特性を有する半
導体装置を提供することを目的とし、 第一のポテンシャル・バリヤ層及び第二のポテンシャル
・バリヤ層からなる複合ポテンシャル・バリヤ層と、前
記第一のポテンシャル・バリヤ層と接するキャリヤ注入
側半導体層と、前記第二のポテンシャル・バリヤ層と接
するキャリヤ被注入側半導体層とを備えてなり、それ等
各層を構成する半導体材料は、電圧非印加状態に於いて
、前記キャリヤ注入側半導体層及び前記キャリヤ被注入
側半導体層に於ける伝導帯の底のエネルギ・レベルが前
記第二のポテンシャル・バリヤ層に於ける価電子帯の頂
のエネルギ・レベルよりも低く、且つ、第二のポテンシ
ャル・バリヤ層中のフェルミ・レベルとキャリヤ被注入
側半導体層中のフェルミ・レベルとが略同一レベルにな
る条件を満たすよう構成する。
の間に設けたポテンシャル・バリヤ層をキャリヤがトン
ネル効果で貫通する半導体装置の改良に関し、 設計の自由度が大きいトンネリング可能なポテンシャル
・バリヤ層を有し、且つ、微分負性抵抗特性を有する半
導体装置を提供することを目的とし、 第一のポテンシャル・バリヤ層及び第二のポテンシャル
・バリヤ層からなる複合ポテンシャル・バリヤ層と、前
記第一のポテンシャル・バリヤ層と接するキャリヤ注入
側半導体層と、前記第二のポテンシャル・バリヤ層と接
するキャリヤ被注入側半導体層とを備えてなり、それ等
各層を構成する半導体材料は、電圧非印加状態に於いて
、前記キャリヤ注入側半導体層及び前記キャリヤ被注入
側半導体層に於ける伝導帯の底のエネルギ・レベルが前
記第二のポテンシャル・バリヤ層に於ける価電子帯の頂
のエネルギ・レベルよりも低く、且つ、第二のポテンシ
ャル・バリヤ層中のフェルミ・レベルとキャリヤ被注入
側半導体層中のフェルミ・レベルとが略同一レベルにな
る条件を満たすよう構成する。
本発明は、キャリヤ注入側半導体層とキャリヤ被注入側
半導体層との間に設けたポテンシャル・バリヤ層をキャ
リヤがトンネル効果で貫通する半導体装置の改良に関す
る。
半導体層との間に設けたポテンシャル・バリヤ層をキャ
リヤがトンネル効果で貫通する半導体装置の改良に関す
る。
近年、ペテロ接合形成技術が著しく進歩し、それに伴い
、トンネル効果を利用する半導体装置の研究・開発が盛
んであり、なかでも、共鳴トンネル素子は高周波発振素
子或いは新機能素子としての応用を目指して多くの努力
が傾注されている。
、トンネル効果を利用する半導体装置の研究・開発が盛
んであり、なかでも、共鳴トンネル素子は高周波発振素
子或いは新機能素子としての応用を目指して多くの努力
が傾注されている。
一般に、前記種類の半導体装置に於いては、用いる物質
の如何で一義的に決まる伝導帯や価電子帯に於けるポテ
ンシャルを利用するようにしている。この点は前記共鳴
トンネル素子に於いても同じであり、従って、その電気
的特性を改善するには、ポテンシャル・バリヤの高さ或
いは厚さなどポテンシャル形状を適性化することで対処
している。
の如何で一義的に決まる伝導帯や価電子帯に於けるポテ
ンシャルを利用するようにしている。この点は前記共鳴
トンネル素子に於いても同じであり、従って、その電気
的特性を改善するには、ポテンシャル・バリヤの高さ或
いは厚さなどポテンシャル形状を適性化することで対処
している。
（発明が解決しようとする課題〕
前記従来の技術に依った場合、ポテンシャル・バリヤ形
状を設計する際の自由度が充分でなく、従って、前記電
気的特性、例えばピーク電流／バレー電流の比、即ち、
Ｐ／Ｖ比、或いは、電流密度などの改善には限界が在っ
た。
状を設計する際の自由度が充分でなく、従って、前記電
気的特性、例えばピーク電流／バレー電流の比、即ち、
Ｐ／Ｖ比、或いは、電流密度などの改善には限界が在っ
た。
本発明は、設計の自由度が大きいトンネリング可能なポ
テンシャル・バリヤ層を有し、且つ、微分負性抵抗特性
を有する半導体装置を提供しようとする。
テンシャル・バリヤ層を有し、且つ、微分負性抵抗特性
を有する半導体装置を提供しようとする。
第１図乃至第４図は本発明の詳細な説明する為の半導体
装置に関するエネルギ・バンド・ダイヤグラムであって
、第１図は電圧非印加状態を、第２図は電圧印加状態を
、第３図は高い電圧印加状態を、第４図は更に高い電圧
印加状態をそれぞれ表している。
装置に関するエネルギ・バンド・ダイヤグラムであって
、第１図は電圧非印加状態を、第２図は電圧印加状態を
、第３図は高い電圧印加状態を、第４図は更に高い電圧
印加状態をそれぞれ表している。
図に於いて、■は複合ポテンシャル・バリヤ層を構成す
る為の第一のポテンシャル・バリヤ層、■は同じく複合
ポテンシャル・バリヤ層を構成する為の第二のポテンシ
ャル・バリヤ層、■はキャリヤ注入側半導体層、■はキ
ャリヤ被注入側半導体層、ＥＦｌ＋ Ｅｒｚ＋ Ｅ
Ｆ３１ ＥＦ４は各半導体層に於けるフェルミ・レベ
ル、ＥＣＩ＋ Ｅｃｚ＋ ＥＣ３１Ｅｃａは各半導体
層に於ける伝導帯の底、ＥＶｌ＋ ＥＶ！＋ＥＶ３．
ＥＶ４は各半導体層に於ける価電子帯の頂、ｅは電子、
ｈはホールをそれぞれ示している。
る為の第一のポテンシャル・バリヤ層、■は同じく複合
ポテンシャル・バリヤ層を構成する為の第二のポテンシ
ャル・バリヤ層、■はキャリヤ注入側半導体層、■はキ
ャリヤ被注入側半導体層、ＥＦｌ＋ Ｅｒｚ＋ Ｅ
Ｆ３１ ＥＦ４は各半導体層に於けるフェルミ・レベ
ル、ＥＣＩ＋ Ｅｃｚ＋ ＥＣ３１Ｅｃａは各半導体
層に於ける伝導帯の底、ＥＶｌ＋ ＥＶ！＋ＥＶ３．
ＥＶ４は各半導体層に於ける価電子帯の頂、ｅは電子、
ｈはホールをそれぞれ示している。
この半導体装置に於いては、ポテンシャル・バリヤが第
一のポテンシャル・バリヤ層Ｉと第二のポテンシャル・
バリヤ層■とからなる複合ポテンシャル・バリヤ層で構
成されていて、エネルギ・バンド・ギャップが大きい第
一のポテンシャル・バリヤ層Ｉは例えばｉ型に、また、
エネルギ・バンド・ギャップが小さい第二のポテンシャ
ル・バリヤ層■は例えばｐ型とし、更にまた、キャリヤ
注入側半導体層■及びキャリヤ被注入側半導体層■はｎ
型とする。この場合、キャリヤ注入側半導体層■はカソ
ードとなり、また、キャリヤ被注入側半導体層■はアノ
ードとなる。
一のポテンシャル・バリヤ層Ｉと第二のポテンシャル・
バリヤ層■とからなる複合ポテンシャル・バリヤ層で構
成されていて、エネルギ・バンド・ギャップが大きい第
一のポテンシャル・バリヤ層Ｉは例えばｉ型に、また、
エネルギ・バンド・ギャップが小さい第二のポテンシャ
ル・バリヤ層■は例えばｐ型とし、更にまた、キャリヤ
注入側半導体層■及びキャリヤ被注入側半導体層■はｎ
型とする。この場合、キャリヤ注入側半導体層■はカソ
ードとなり、また、キャリヤ被注入側半導体層■はアノ
ードとなる。
さて、第１図に見られる電圧非印加状態、即ち、熱平衡
状態に於いては、キャリヤ注入側半導体層■並びにキャ
リヤ被注入側半導体層■に於ける伝導帯の底ＥＣ！並び
にＥＣ４のエネルギ・レベルは、キャリヤ被注入側半導
体層■と接している第二のポテンシャル・バリヤ層Ｈに
於ける価電子帯の頂Ｅｖｔのエネルギ・レベルよりも低
くなっていて、しかも、第二のポテンシャル・バリヤ層
■とキャリヤ被注入側半導体層■との界面は正孔と電子
が共存する半金属的な状態に在ることから、第二のポテ
ンシャル・バリヤ層■中の電位であるフェルミ・レベル
ＥＦｔとキャリヤ被注入側半導体層■中の電位であるフ
ェルミ・レベルＥＦ３とは同一になっている。
状態に於いては、キャリヤ注入側半導体層■並びにキャ
リヤ被注入側半導体層■に於ける伝導帯の底ＥＣ！並び
にＥＣ４のエネルギ・レベルは、キャリヤ被注入側半導
体層■と接している第二のポテンシャル・バリヤ層Ｈに
於ける価電子帯の頂Ｅｖｔのエネルギ・レベルよりも低
くなっていて、しかも、第二のポテンシャル・バリヤ層
■とキャリヤ被注入側半導体層■との界面は正孔と電子
が共存する半金属的な状態に在ることから、第二のポテ
ンシャル・バリヤ層■中の電位であるフェルミ・レベル
ＥＦｔとキャリヤ被注入側半導体層■中の電位であるフ
ェルミ・レベルＥＦ３とは同一になっている。
第２図は、キャリヤ注入側半導体層■が負、そして、キ
ャリヤ被注入側半導体層■が正となる極性で僅かな電圧
を印加した状態を表している。
ャリヤ被注入側半導体層■が正となる極性で僅かな電圧
を印加した状態を表している。
即ち、キャリヤ注入側半導体層■に於ける伝導帯の底Ｅ
ｃｚを上昇させ、複合ポテンシャル・バリヤ層内に於け
る第二のポテンシャル・バリヤ層Ｈの価電子帯の頂ＥＶ
ｔと同一レベルにすると、キャリヤ注入側半導体層■か
らの電子ｅが第一のポテンシャル・バリヤ層Ｉをトンネ
ルする確率は飛躍的に増大し、従って、キャリヤ被注入
側半導体層■には電子が多量に現れ、半導体装置には大
きなトンネル電流が流れる。
ｃｚを上昇させ、複合ポテンシャル・バリヤ層内に於け
る第二のポテンシャル・バリヤ層Ｈの価電子帯の頂ＥＶ
ｔと同一レベルにすると、キャリヤ注入側半導体層■か
らの電子ｅが第一のポテンシャル・バリヤ層Ｉをトンネ
ルする確率は飛躍的に増大し、従って、キャリヤ被注入
側半導体層■には電子が多量に現れ、半導体装置には大
きなトンネル電流が流れる。
第３図は、第２図について説明した状態から、印加電圧
を高くした場合を表している。
を高くした場合を表している。
即ち、印加電圧を高くすると、それにつれてキャリヤ注
入側半導体層■に於ける伝導帯の底Ｅ。
入側半導体層■に於ける伝導帯の底Ｅ。
も上昇し、第二のポテンシャル・バリヤ層■に於ける価
電子帯の頂Ｅｖ□との正対は外れてしまい、電子ｅのト
ンネル確率は激減することになり、キャリヤ被注入側半
導体層■には電子が現れず、半導体装置にはトンネル電
流が流れない。
電子帯の頂Ｅｖ□との正対は外れてしまい、電子ｅのト
ンネル確率は激減することになり、キャリヤ被注入側半
導体層■には電子が現れず、半導体装置にはトンネル電
流が流れない。
第４図は、第３図について説明した状態から、更に印加
電圧を高くした場合を表している。
電圧を高くした場合を表している。
即ち、印加電圧を充分に高くすると、キャリヤ注入側半
導体層■に於ける伝導帯の底Ｅｃ３は更に上昇して第二
のポテンシャル・バリヤ層Ｈに於ける伝導帯の底Ｅ、ｚ
を越え、しかも、第一のポテンシャル・バリヤ層Ｉはキ
ャリヤ被注入側に対しての傾斜が急に、従って、その部
分ではバリヤが薄くなるので、キャリヤ注入側半導体層
■からの電子ｅは直ちにキャリヤ被注入側半導体層■に
現れるから、半導体装置には再びトンネル電流が流れる
ことになる。
導体層■に於ける伝導帯の底Ｅｃ３は更に上昇して第二
のポテンシャル・バリヤ層Ｈに於ける伝導帯の底Ｅ、ｚ
を越え、しかも、第一のポテンシャル・バリヤ層Ｉはキ
ャリヤ被注入側に対しての傾斜が急に、従って、その部
分ではバリヤが薄くなるので、キャリヤ注入側半導体層
■からの電子ｅは直ちにキャリヤ被注入側半導体層■に
現れるから、半導体装置には再びトンネル電流が流れる
ことになる。
前記説明したところから判るように、本発明の半導体装
置に流れる電流には微分真性抵抗特性が現れる。
置に流れる電流には微分真性抵抗特性が現れる。
第５図は本発明の半導体装置に於ける電圧対電流特性を
表す線図であり、横軸には電圧を、そして、縦軸には電
流をそれぞれ採っである。
表す線図であり、横軸には電圧を、そして、縦軸には電
流をそれぞれ採っである。
図示の特性−線から明らかなように、本発明の半導体装
置は微分真性抵抗特性を有している。尚、記号Ｖｙ３〜
■ｖＥは、第２図に見られる状態から、印加電圧を高く
してキャリヤ注入側半導体層■に於ける伝導帯の底ＥＣ
３を上昇させ第二のポテンシャル・バリヤ層Ｈに於ける
価電子帯の頂Ｅｖ□との正対を外すことでトンネル電流
を遮断し、更に印加電圧を高くし、再びトンネル電流が
流れるようにするまでの間、即ち、第３図について説明
した状態を継続できる電圧範囲を指示しているものであ
り、その領域では微分負性抵抗特性がバレーの状態とな
る。
置は微分真性抵抗特性を有している。尚、記号Ｖｙ３〜
■ｖＥは、第２図に見られる状態から、印加電圧を高く
してキャリヤ注入側半導体層■に於ける伝導帯の底ＥＣ
３を上昇させ第二のポテンシャル・バリヤ層Ｈに於ける
価電子帯の頂Ｅｖ□との正対を外すことでトンネル電流
を遮断し、更に印加電圧を高くし、再びトンネル電流が
流れるようにするまでの間、即ち、第３図について説明
した状態を継続できる電圧範囲を指示しているものであ
り、その領域では微分負性抵抗特性がバレーの状態とな
る。
前記したところから、本発明に依る半導体装置に於いて
は、第一のポテンシャル・バリヤ層（例えば第一のポテ
ンシャル・バリヤ層Ｉ）及び第二のポテンシャル・バリ
ヤ層（例えば第二のポテンシャル・バリヤ層ＩＩ）から
なる複合ポテンシャル・バリヤ層と、前記第一のポテン
シャル・バリヤ層と接するキャリヤ注入側半導体層（例
えばキャリヤ注入側半導体層■）と、前記第二のポテン
シャル・バリヤ層と接するキャリヤ被注入側半導体層（
例えばキャリヤ被注入側半導体層■）とを備えてなり、
それ等各層を構成する半導体材料は、電圧非印加状態に
於いて、前記キャリヤ注入側半導体層及び前記キャリヤ
被注入側半導体層に於ける伝導帯の底（例えば伝導帯の
底Ｅ。３及びＥ。４）のエネルギ・レベルが前記第二の
ポテンシャル・バリヤ層に於ける価電子帯の頂（例えば
価電子帯の頂Ｅｖ□）のエネルギ・レベルよりも低く、
且つ、第二のポテンシャル・バリヤ層中のフェルミ・レ
ベル（例えばフェルミ・レベルＥ、２）とキャリヤ被注
入側半導体層中のフェルミ・レベル（例えばフェルミ・
レベルＥＦ４）とが略同一レベルになる条件を満たすよ
うにしである。
は、第一のポテンシャル・バリヤ層（例えば第一のポテ
ンシャル・バリヤ層Ｉ）及び第二のポテンシャル・バリ
ヤ層（例えば第二のポテンシャル・バリヤ層ＩＩ）から
なる複合ポテンシャル・バリヤ層と、前記第一のポテン
シャル・バリヤ層と接するキャリヤ注入側半導体層（例
えばキャリヤ注入側半導体層■）と、前記第二のポテン
シャル・バリヤ層と接するキャリヤ被注入側半導体層（
例えばキャリヤ被注入側半導体層■）とを備えてなり、
それ等各層を構成する半導体材料は、電圧非印加状態に
於いて、前記キャリヤ注入側半導体層及び前記キャリヤ
被注入側半導体層に於ける伝導帯の底（例えば伝導帯の
底Ｅ。３及びＥ。４）のエネルギ・レベルが前記第二の
ポテンシャル・バリヤ層に於ける価電子帯の頂（例えば
価電子帯の頂Ｅｖ□）のエネルギ・レベルよりも低く、
且つ、第二のポテンシャル・バリヤ層中のフェルミ・レ
ベル（例えばフェルミ・レベルＥ、２）とキャリヤ被注
入側半導体層中のフェルミ・レベル（例えばフェルミ・
レベルＥＦ４）とが略同一レベルになる条件を満たすよ
うにしである。
前記手段を採ることに依り、トンネリング可能なポテン
シャル・バリヤの制約に余り煩わされることなく、第一
のポテンシャル・バリヤ層及び第二のポテンシャル・バ
リヤ層を構成する半導体材料或いは厚さを適宜に選択し
てポテンシャル形状を設計でき、また、微分負性抵抗特
性、例えば、ごく低い電圧を印加するのみでトンネル電
流を流し得るように、或いは、電流を流さない、所謂、
バレーの状態とする為の電圧範囲を広い範囲で制御する
ことができ、これは、共鳴トンネル素子のように一点に
近いような極めて狭い電圧範囲しか採れないものと比較
すると大きな相違であり、更にまた、バレー電流を低い
値に抑えるには、第二のポテンシャル・バリヤ層を適宜
に厚くすることで容易に対処することができ、そのよう
にするにも、キャリヤが複合ポテンシャル・バリヤ層を
トンネル効果させる為の条件とは殆ど無関係に独立して
設定することが可能である。
シャル・バリヤの制約に余り煩わされることなく、第一
のポテンシャル・バリヤ層及び第二のポテンシャル・バ
リヤ層を構成する半導体材料或いは厚さを適宜に選択し
てポテンシャル形状を設計でき、また、微分負性抵抗特
性、例えば、ごく低い電圧を印加するのみでトンネル電
流を流し得るように、或いは、電流を流さない、所謂、
バレーの状態とする為の電圧範囲を広い範囲で制御する
ことができ、これは、共鳴トンネル素子のように一点に
近いような極めて狭い電圧範囲しか採れないものと比較
すると大きな相違であり、更にまた、バレー電流を低い
値に抑えるには、第二のポテンシャル・バリヤ層を適宜
に厚くすることで容易に対処することができ、そのよう
にするにも、キャリヤが複合ポテンシャル・バリヤ層を
トンネル効果させる為の条件とは殆ど無関係に独立して
設定することが可能である。
第６図は本発明一実施例の要部切断側面図を表している
。
。
図に於いて、１はＧａＳｂからなる基板、２はＩｎＡｓ
からなるキャリヤ被注入側半導体層、３はＧａＳｂから
なる第二のポテンシャル・バリヤ層、４はＧ ａ （Ａ
ｓ ６．ＳＳ ｂｏ、ｓ ）からなる第一のポテンシ
ャル・バリヤ層、５はＩｎＡｓからなるキャリヤ注入側
半導体層、６はキャリヤ注入側電極、７はキャリヤ被注
入側電極をそれぞれ示している。
からなるキャリヤ被注入側半導体層、３はＧａＳｂから
なる第二のポテンシャル・バリヤ層、４はＧ ａ （Ａ
ｓ ６．ＳＳ ｂｏ、ｓ ）からなる第一のポテンシ
ャル・バリヤ層、５はＩｎＡｓからなるキャリヤ注入側
半導体層、６はキャリヤ注入側電極、７はキャリヤ被注
入側電極をそれぞれ示している。
この半導体装置に於ける主要な諸データを例示すると次
の通りである。
の通りである。
（１）キャリヤ被注入側半導体層２について厚さ７０．
２Ｃμｍ〕 導電型：ｎ 不純物濃度： Ｉ Ｘ １０” （ｃｍ−’）（２）
第二のポテンシャル・バリヤ層３について厚さ：１００
（人〕 導電型：ｐ 不純物濃度： ｌ ｘ ｌ Ｑ” （ｃｍ−３）（３）
第一のポテンシャル・バリヤ層４について厚さ：５０
〔人〕 導電型：ノン・ドープ （４）キャリヤ注入側半導体層５について厚さ：０．２
Ｃμｍ〕 導電型：ｎ 不純物濃度： ｌ Ｘ ｌ ０Ｉ８（ｅｌＢ−’）この
半導体装置に於けるキャリヤ被注入側半導体層２にコン
タクトするキャリヤ被注入側電極７に正極性の電圧を、
また、キャリヤ注入側半導体層５にコンタクトするキャ
リヤ注入側電極６に負極性の電圧を印加し、電圧対電流
特性を測定したところ、第５図と同様な微分負性抵抗特
性が観測された。
２Ｃμｍ〕 導電型：ｎ 不純物濃度： Ｉ Ｘ １０” （ｃｍ−’）（２）
第二のポテンシャル・バリヤ層３について厚さ：１００
（人〕 導電型：ｐ 不純物濃度： ｌ ｘ ｌ Ｑ” （ｃｍ−３）（３）
第一のポテンシャル・バリヤ層４について厚さ：５０
〔人〕 導電型：ノン・ドープ （４）キャリヤ注入側半導体層５について厚さ：０．２
Ｃμｍ〕 導電型：ｎ 不純物濃度： ｌ Ｘ ｌ ０Ｉ８（ｅｌＢ−’）この
半導体装置に於けるキャリヤ被注入側半導体層２にコン
タクトするキャリヤ被注入側電極７に正極性の電圧を、
また、キャリヤ注入側半導体層５にコンタクトするキャ
リヤ注入側電極６に負極性の電圧を印加し、電圧対電流
特性を測定したところ、第５図と同様な微分負性抵抗特
性が観測された。
本発明に依る半導体装置に於いては、キャリヤ注入側半
導体層とキャリヤ被注入側半導体層とに挟まれたポテン
シャル・バリヤ層が第一のポテンシャル・バリヤ層と第
二のポテンシャル・バリヤ層からなる複合ポテンシャル
・バリヤ層で構成されている。
導体層とキャリヤ被注入側半導体層とに挟まれたポテン
シャル・バリヤ層が第一のポテンシャル・バリヤ層と第
二のポテンシャル・バリヤ層からなる複合ポテンシャル
・バリヤ層で構成されている。
この構成を採ることに依り、半導体装置が微分負性抵抗
特性を示すことは云うまでもなく、そして、伝導帯或い
は価電子帯に於けるポテンシャルの形状及び前記微分真
性抵抗特性は広い範囲で制御することが可能であり、ま
た、半導体装置に印加する電圧が低くてもトンネル電流
を流すことができ、そして、トンネル電流を流さない電
圧領域はポテンシャル・バリヤ機能とは殆ど無関係に半
導体材料或いは厚さを選択することで容易に制御するこ
とが可能であり、更にまた、利用しているトンネル効果
は、共鳴に依存するものではないことから共鳴状態の寿
命に制限されることがなく、従って、高速化の点で有利
である。因みに、共鳴トンネル素子では、その応答時間
を共鳴状態の寿命よりも速くすることは不可能である。
特性を示すことは云うまでもなく、そして、伝導帯或い
は価電子帯に於けるポテンシャルの形状及び前記微分真
性抵抗特性は広い範囲で制御することが可能であり、ま
た、半導体装置に印加する電圧が低くてもトンネル電流
を流すことができ、そして、トンネル電流を流さない電
圧領域はポテンシャル・バリヤ機能とは殆ど無関係に半
導体材料或いは厚さを選択することで容易に制御するこ
とが可能であり、更にまた、利用しているトンネル効果
は、共鳴に依存するものではないことから共鳴状態の寿
命に制限されることがなく、従って、高速化の点で有利
である。因みに、共鳴トンネル素子では、その応答時間
を共鳴状態の寿命よりも速くすることは不可能である。
第１図乃至第４図は本発明の詳細な説明する為のエネル
ギ・バンド・ダイヤグラム、第５図は第１図乃至第４図
について説明した半導体装置の電圧対電流特性を示す線
図、第６図は本発明一実施例の要部切断側面図をそれぞ
れ表している。 図に於いて、■は複合ポテンシャル・バリヤ層を構成す
る為の第一のポテンシャル・バリヤ層、■は同じく複合
ポテンシャル・バリヤ層を構成する為の第二のポテンシ
ャル・バリヤ層、■はキャリヤ注入側半導体層、■はキ
ャリヤ被注入側半導体層、Ｅ□＋ ＥＦ！ｌ ＥＦ
３１ ＥＦ４は各半導体層に於けるフェルミ・レベル、
Ｅ ｃ ＋ ＋ Ｅ ｃ ｔ ＋ Ｅ Ｃ３１Ｅ
ｃ ａは各半導体層に於ける伝導帯の底、ＥＶＩ＋
ＥＶ２＋Ｅｖ３． Ｅｖ、は各半導体層に於ける価電
子帯の頂、ｅは電子、ｈはホールをそれぞれ示している
。 特許出願人 冨士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 ｉ １ ｘ Ｉ！Ｚ第３図 ｖｖｓ ＶＶＥ 電圧 第１図乃至第４図について説明した 半導体装冒の電圧対電流特性を示す線図第５図
ギ・バンド・ダイヤグラム、第５図は第１図乃至第４図
について説明した半導体装置の電圧対電流特性を示す線
図、第６図は本発明一実施例の要部切断側面図をそれぞ
れ表している。 図に於いて、■は複合ポテンシャル・バリヤ層を構成す
る為の第一のポテンシャル・バリヤ層、■は同じく複合
ポテンシャル・バリヤ層を構成する為の第二のポテンシ
ャル・バリヤ層、■はキャリヤ注入側半導体層、■はキ
ャリヤ被注入側半導体層、Ｅ□＋ ＥＦ！ｌ ＥＦ
３１ ＥＦ４は各半導体層に於けるフェルミ・レベル、
Ｅ ｃ ＋ ＋ Ｅ ｃ ｔ ＋ Ｅ Ｃ３１Ｅ
ｃ ａは各半導体層に於ける伝導帯の底、ＥＶＩ＋
ＥＶ２＋Ｅｖ３． Ｅｖ、は各半導体層に於ける価電
子帯の頂、ｅは電子、ｈはホールをそれぞれ示している
。 特許出願人 冨士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − 第１図 第２図 ｉ １ ｘ Ｉ！Ｚ第３図 ｖｖｓ ＶＶＥ 電圧 第１図乃至第４図について説明した 半導体装冒の電圧対電流特性を示す線図第５図
Claims (1)
- 【特許請求の範囲】 第一のポテンシャル・バリヤ層及び第二のポテンシャル
・バリヤ層からなる複合ポテンシャル・バリヤ層と、 前記第一のポテンシャル・バリヤ層と接するキャリヤ注
入側半導体層と、 前記第二のポテンシャル・バリヤ層と接するキャリヤ被
注入側半導体層と を備えてなり、 それ等各層を構成する半導体材料は、電圧非印加状態に
於いて、前記キャリヤ注入側半導体層及び前記キャリヤ
被注入側半導体層に於ける伝導帯の底のエネルギ・レベ
ルが前記第二のポテンシャル・バリヤ層に於ける価電子
帯の頂のエネルギ・レベルよりも低く、且つ、第二のポ
テンシャル・バリヤ層中のフェルミ・レベルとキャリヤ
被注入側半導体層中のフェルミ・レベルとが略同一レベ
ルになる条件を満たすものであること を特徴とする半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226450A JPH0276262A (ja) | 1988-09-12 | 1988-09-12 | 半導体装置 |
| DE68923593T DE68923593T2 (de) | 1988-09-12 | 1989-09-12 | Quanten-Effekt-Halbleiteranordnung mit negativen differentiellen Widerstandseigenschaften. |
| EP89402492A EP0363238B1 (en) | 1988-09-12 | 1989-09-12 | Semiconductor quantum effect device having negative differential resistance characteristics |
| US07/405,976 US5021863A (en) | 1988-09-12 | 1989-09-12 | Semiconductor quantum effect device having negative differential resistance characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226450A JPH0276262A (ja) | 1988-09-12 | 1988-09-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0276262A true JPH0276262A (ja) | 1990-03-15 |
Family
ID=16845287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63226450A Pending JPH0276262A (ja) | 1988-09-12 | 1988-09-12 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5021863A (ja) |
| EP (1) | EP0363238B1 (ja) |
| JP (1) | JPH0276262A (ja) |
| DE (1) | DE68923593T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518326A (ja) * | 1999-11-17 | 2003-06-03 | エイチアールエル ラボラトリーズ，エルエルシー | タイプｉｉインターバンド異質構造体後方ダイオード |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USH1570H (en) * | 1993-03-31 | 1996-08-06 | The United States Of America As Represented By The Secretary Of The Army | Variable lateral quantum confinement transistor |
| US7700969B1 (en) * | 2007-01-30 | 2010-04-20 | Hrl Laboratories, Llc | Type II interband heterostructure backward diodes |
| JP5790262B2 (ja) * | 2011-08-01 | 2015-10-07 | 富士通株式会社 | 半導体装置 |
| IL225872A (en) * | 2013-04-22 | 2015-03-31 | Semi Conductor Devices An Elbit Systems Rafael Partnership | Photo detector semi-conductor with barrier |
| WO2018004521A1 (en) * | 2016-06-27 | 2018-01-04 | Intel Corporation | Broken bandgap contact |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4198644A (en) * | 1978-06-09 | 1980-04-15 | The United States Of America As Represented By The Secretary Of The Army | Tunnel diode |
| US4395722A (en) * | 1980-10-21 | 1983-07-26 | The United States Of America As Represented By The Secretary Of The Army | Heterojunction transistor |
| US4371884A (en) * | 1981-01-23 | 1983-02-01 | The United States Of America As Represented By The Secretary Of The Army | InAs-GaSb Tunnel diode |
| JPS60210880A (ja) * | 1984-04-04 | 1985-10-23 | Toshiba Corp | 半導体装置 |
| JPS6158268A (ja) * | 1984-08-30 | 1986-03-25 | Fujitsu Ltd | 高速半導体装置 |
| JPS62128559A (ja) * | 1985-11-29 | 1987-06-10 | Fujitsu Ltd | 半導体装置 |
| JPH0760890B2 (ja) * | 1986-03-05 | 1995-06-28 | 富士通株式会社 | 高速半導体装置 |
| GB2191036A (en) * | 1986-05-23 | 1987-12-02 | Philips Electronic Associated | Hot charge-carrier transistors |
| GB2191035A (en) * | 1986-05-23 | 1987-12-02 | Philips Electronic Associated | Hot charge-carrier transistors |
| US4780749A (en) * | 1986-07-01 | 1988-10-25 | Hughes Aircraft Company | Double barrier tunnel diode having modified injection layer |
| US4829343A (en) * | 1987-07-17 | 1989-05-09 | American Telephone & Telegraph Company, At&T Bell Laboratories | Hot electron transistor |
-
1988
- 1988-09-12 JP JP63226450A patent/JPH0276262A/ja active Pending
-
1989
- 1989-09-12 EP EP89402492A patent/EP0363238B1/en not_active Expired - Lifetime
- 1989-09-12 US US07/405,976 patent/US5021863A/en not_active Expired - Fee Related
- 1989-09-12 DE DE68923593T patent/DE68923593T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518326A (ja) * | 1999-11-17 | 2003-06-03 | エイチアールエル ラボラトリーズ，エルエルシー | タイプｉｉインターバンド異質構造体後方ダイオード |
Also Published As
| Publication number | Publication date |
|---|---|
| DE68923593T2 (de) | 1996-01-11 |
| DE68923593D1 (de) | 1995-08-31 |
| EP0363238A3 (en) | 1990-04-25 |
| EP0363238A2 (en) | 1990-04-11 |
| US5021863A (en) | 1991-06-04 |
| EP0363238B1 (en) | 1995-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0611056B2 (ja) | 高速半導体装置 | |
| JPS589371A (ja) | トランジスタ | |
| JPH0665216B2 (ja) | 半導体装置 | |
| JPH0276262A (ja) | 半導体装置 | |
| JPH0350425B2 (ja) | ||
| US5543749A (en) | Resonant tunneling transistor | |
| KR920002670B1 (ko) | 고속 반도체 장치 | |
| US5414274A (en) | Quantum multifunction transistor with gated tunneling region | |
| US5894135A (en) | Superconductor device | |
| JPS6242451A (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
| CA1237538A (en) | Lateral bipolar transistor | |
| JPH01171269A (ja) | 半導体装置 | |
| US6204513B1 (en) | Heterostructure interband tunneling diode | |
| JPH06302623A (ja) | トンネルトランジスタおよびその製造方法 | |
| JPH0388369A (ja) | ヘテロ構造半導体装置 | |
| JPH07326629A (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JP2513118B2 (ja) | トンネルトランジスタおよびその製造方法 | |
| JPS62166564A (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JP2925566B2 (ja) | 超電導トランジスタ | |
| JPS62141769A (ja) | バイポ−ラトランジスタ | |
| JPH0431192B2 (ja) | ||
| JPH0240958A (ja) | 量子効果半導体装置 | |
| JPS63250855A (ja) | バイポ−ラ型トランジスタ | |
| JPH069261B2 (ja) | 半導体結合超伝導素子 |