JPH0274070A - クロック発生装置 - Google Patents
クロック発生装置Info
- Publication number
- JPH0274070A JPH0274070A JP63226260A JP22626088A JPH0274070A JP H0274070 A JPH0274070 A JP H0274070A JP 63226260 A JP63226260 A JP 63226260A JP 22626088 A JP22626088 A JP 22626088A JP H0274070 A JPH0274070 A JP H0274070A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- generating device
- clock generating
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 239000012212 insulator Substances 0.000 claims abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 239000013078 crystal Substances 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- 239000010703 silicon Substances 0.000 abstract description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 3
- 239000001257 hydrogen Substances 0.000 abstract description 3
- 238000001953 recrystallisation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- -1 silicon ions Chemical class 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路内に形成されるクロック発生
装置に関する。
装置に関する。
本発明は、りｏ７り発生装置を絶縁体上の薄膜トランジ
スタで構成することにより、温度変化に左右されないク
ロック発生装置をモノリシンク半導体集積回路内に一体
化して形成することができるようにしたものである。
スタで構成することにより、温度変化に左右されないク
ロック発生装置をモノリシンク半導体集積回路内に一体
化して形成することができるようにしたものである。
したものがほとんどであり、クロック発生装置を半導体
装置で構成したものは提案されていない。
装置で構成したものは提案されていない。
その理由としては、従来のシリコン半導体集積回路（ｇ
４Ｊえば、バイポーラ型、ＭＯＳ型、Ｓ映型など）は、
内部にリングオシレータ等のかたちでクロック発生装置
を構成しても、これらのデバイスは電気的特性の温度依
存性が非常に大きく、温度が変化すると、クロック周波
数も変化してしまい、クロック発生装置としては使いも
のにならないという不都合があったからである。
４Ｊえば、バイポーラ型、ＭＯＳ型、Ｓ映型など）は、
内部にリングオシレータ等のかたちでクロック発生装置
を構成しても、これらのデバイスは電気的特性の温度依
存性が非常に大きく、温度が変化すると、クロック周波
数も変化してしまい、クロック発生装置としては使いも
のにならないという不都合があったからである。
本発明は、このような点に謹み成されたもので、その目
的とするところは、半導体集積回路内に形成しても電気
的特性に温度依存性がないクロック発生装置を提供する
ことにある。
的とするところは、半導体集積回路内に形成しても電気
的特性に温度依存性がないクロック発生装置を提供する
ことにある。
従来のクロック発生装置は、モノリシック半導体集積回
路外において、水晶発振子等により形成Ｃ課題を解決す
るための手段） 本発明者らは、映厚１０００Å以下好ましくは５００Å
以下の餡″１ｌｌ（Ｈ−ランジスタ、特に活性層である
多結晶シリコンにシリコン（Ｓｉ”）をイオン注入して
アモルファス化し、それに続く再結晶化（固相成長）及
び水素アニール処理によって活性層内に樹枝状の結晶を
形成することにより、電気的特性の温度依存性が非常に
小さくなるということを見出した。
路外において、水晶発振子等により形成Ｃ課題を解決す
るための手段） 本発明者らは、映厚１０００Å以下好ましくは５００Å
以下の餡″１ｌｌ（Ｈ−ランジスタ、特に活性層である
多結晶シリコンにシリコン（Ｓｉ”）をイオン注入して
アモルファス化し、それに続く再結晶化（固相成長）及
び水素アニール処理によって活性層内に樹枝状の結晶を
形成することにより、電気的特性の温度依存性が非常に
小さくなるということを見出した。
本発明は、上記のことを利用して絶縁体上の超ａｌｌ！
）ランジスタでクロック発生装置を構成した。
）ランジスタでクロック発生装置を構成した。
上述の本発明の構成によれば、温度変化に対するクロッ
ク周波数変動がほとんどない実用性及びＩＰｓ頼性に富
んだクロック発生装置をモノリシック半導体集積回路内
に一体化して形成することができる。
ク周波数変動がほとんどない実用性及びＩＰｓ頼性に富
んだクロック発生装置をモノリシック半導体集積回路内
に一体化して形成することができる。
以下、図面を参照しながら本発明の詳細な説明する。
第１図は、本実施例に用いたＮチャンネル型の超ｉ膜ト
ランジスタ （ｓｕｐｅｒ ｔｈｉｎ ｆ’ｓ Ｔｒ、
）（以下、単にＳＦＴと呼ぶ）の構造を示す構成図で
ある。
ランジスタ （ｓｕｐｅｒ ｔｈｉｎ ｆ’ｓ Ｔｒ、
）（以下、単にＳＦＴと呼ぶ）の構造を示す構成図で
ある。
この図において、（１）は石英などから成る絶縁基体、
（２）は多結晶シリコンから成る活性層、（２Ｓ）はソ
ース領域、（２ｄ）はドレイン領域、（３）はＳ ｉ（
ｈゲート絶縁膜、（４は多結晶シリコンから成るゲート
１掻、（５）はアルミニウム電極、（６）はリンシリケ
ートガラス、（７）はプラズマシリコンナイトライドＩ
−である。ここで活性層である多結晶シリコン（２）の
シリコン（Ｓｉ” ）イオン注入によるアモルファス化
とそれに続く再結晶化及び不飽和結合（ダングリングボ
ンド）を減少化させるための水素アニール処理によって
活性層（２）内に樹枝状の結晶が形成されている。尚、
活性ｉ （２）及びゲート絶縁Ｂ９！＋３）の厚さは両
方とも５００人に形成しである。
（２）は多結晶シリコンから成る活性層、（２Ｓ）はソ
ース領域、（２ｄ）はドレイン領域、（３）はＳ ｉ（
ｈゲート絶縁膜、（４は多結晶シリコンから成るゲート
１掻、（５）はアルミニウム電極、（６）はリンシリケ
ートガラス、（７）はプラズマシリコンナイトライドＩ
−である。ここで活性層である多結晶シリコン（２）の
シリコン（Ｓｉ” ）イオン注入によるアモルファス化
とそれに続く再結晶化及び不飽和結合（ダングリングボ
ンド）を減少化させるための水素アニール処理によって
活性層（２）内に樹枝状の結晶が形成されている。尚、
活性ｉ （２）及びゲート絶縁Ｂ９！＋３）の厚さは両
方とも５００人に形成しである。
ここでＳト’Ｔ（７）電気的特性、特に、１！流特性の
基となる活性層（２）の電子移動度μＦ＋！を考えてみ
る。
基となる活性層（２）の電子移動度μＦ＋！を考えてみ
る。
電子移動度μＦＥは粒径がかなり成長すると結晶におけ
る散乱に制限され、逆に粒径が小さいと粒界バリアに制
限され、一般に次式で与えられる。
る散乱に制限され、逆に粒径が小さいと粒界バリアに制
限され、一般に次式で与えられる。
μＦ区 μｃ ｐｇｏｂ
μＣ；結晶Ｓｉの電子移動度
μｇ、ｂ ：粒界バリアで制限される移動度熱電子放出
理論を多結晶シリコンの粒界バリアに通用して考えると
、 が得られる。Ｌは粒径、ｍ’は実効質量＋ｈａは粒界バ
リアである。
理論を多結晶シリコンの粒界バリアに通用して考えると
、 が得られる。Ｌは粒径、ｍ’は実効質量＋ｈａは粒界バ
リアである。
本実施例で用いるＳＦＴは、従来のＩ［ｌトランジスタ
（活性層厚２０００人〜３０００人）と比べて、粒径が
１μ−以上と大きいため、また、樹枝状結晶によりＥｓ
が非常に低くなっているため、活性層の電子移動度μＦ
１は約８０（ａＩｉ／ｖ・３）と高く、温度依存性が少
なくほぼ一定となる。゛従って、第２図のソース、ドレ
イン間電流（Ｉ ｄｓ）の温度依存性を示す特性図を見
てもわかるとおり、電流（ｌ ｄｓ）は−１９０℃で４
５０（、ｕ＾） 、 １００ ’Ｃで４９０（μＡ）と
ほとんど変わらず、−１９０℃〜１００℃の温度範囲で
温度依存性が非常に少ないこと及び低温でも伝導が可能
であることがわかる。この特性図において、ソース、ド
レイン間電圧は１０■。
（活性層厚２０００人〜３０００人）と比べて、粒径が
１μ−以上と大きいため、また、樹枝状結晶によりＥｓ
が非常に低くなっているため、活性層の電子移動度μＦ
１は約８０（ａＩｉ／ｖ・３）と高く、温度依存性が少
なくほぼ一定となる。゛従って、第２図のソース、ドレ
イン間電流（Ｉ ｄｓ）の温度依存性を示す特性図を見
てもわかるとおり、電流（ｌ ｄｓ）は−１９０℃で４
５０（、ｕ＾） 、 １００ ’Ｃで４９０（μＡ）と
ほとんど変わらず、−１９０℃〜１００℃の温度範囲で
温度依存性が非常に少ないこと及び低温でも伝導が可能
であることがわかる。この特性図において、ソース、ド
レイン間電圧は１０■。
活性層の厚さは５００人としている。
尚、＠３図に示す特性図は、Ｐチャンネル型のＳＦＴに
おけるソース、ドレイン間電流（Ｉ ｄｓ）の温度依存
性を示すものである。この場合においても、ソース、ド
レイン間電圧を１０ｖ、活性層の厚さを５００人として
いる。
おけるソース、ドレイン間電流（Ｉ ｄｓ）の温度依存
性を示すものである。この場合においても、ソース、ド
レイン間電圧を１０ｖ、活性層の厚さを５００人として
いる。
上記の性質を有Ｊ−るＳＦＴで第４図Ａで示すようなイ
ンバータを作り、更に集積して同図Ｂで示すような１９
段のリングオシレータを作り、温度に対する１段当たり
の遅延時間及び清貧電力を測定し、更にそれらの測定値
に基づいて遅延時間における消費電力量を算出してみる
と、下表で示すように、上記値は温１１ｊ−１８８℃〜
１００℃で変化しないことがわかる。即ち、ＳＦＴでリ
ングオシレータ等から成るクロック発生装置を作った場
合、そのクロック周波数は温度の変化に左右されないも
のになることを示している。
ンバータを作り、更に集積して同図Ｂで示すような１９
段のリングオシレータを作り、温度に対する１段当たり
の遅延時間及び清貧電力を測定し、更にそれらの測定値
に基づいて遅延時間における消費電力量を算出してみる
と、下表で示すように、上記値は温１１ｊ−１８８℃〜
１００℃で変化しないことがわかる。即ち、ＳＦＴでリ
ングオシレータ等から成るクロック発生装置を作った場
合、そのクロック周波数は温度の変化に左右されないも
のになることを示している。
表
発生装置の製造にかかる工程を簡略化させることも可能
である。
である。
尚、本実施例でのインバータのサイズは、チャンネル長
りをＰチャンネル型及びＮチャンネル型とも７μ−とし
、チャンネル幅ＷをＰチャンネル型の場合４０μ鋼、Ｎ
チャンネル型の場合２０μ鋼とした。またゲート絶縁膜
の膜厚は５００人とし、活性層の厚さも５００人とした
。
りをＰチャンネル型及びＮチャンネル型とも７μ−とし
、チャンネル幅ＷをＰチャンネル型の場合４０μ鋼、Ｎ
チャンネル型の場合２０μ鋼とした。またゲート絶縁膜
の膜厚は５００人とし、活性層の厚さも５００人とした
。
上述の如く本実施例によれば、電気的特性の温度依存性
がほとんどないクロック発生装置をモノリシック半導体
集積回路内に構成することができ、半導体集積回路内構
成のクロック発生装置の実用化及び信頼性の向上化を図
ることができる。
がほとんどないクロック発生装置をモノリシック半導体
集積回路内に構成することができ、半導体集積回路内構
成のクロック発生装置の実用化及び信頼性の向上化を図
ることができる。
また、半導体築槓回路内構成のため、クロック〔発明の
効果〕 本発明に係るクロック発生装置は、絶縁体上の薄膜トラ
ンジスタで構成するようにしたので、温度変化に対して
クロック周波数変動がほとんどなく実用性及び信頼性に
冨むと共に、モノリシック半導体集積回路内に一体化し
て構成することが可能となる。
効果〕 本発明に係るクロック発生装置は、絶縁体上の薄膜トラ
ンジスタで構成するようにしたので、温度変化に対して
クロック周波数変動がほとんどなく実用性及び信頼性に
冨むと共に、モノリシック半導体集積回路内に一体化し
て構成することが可能となる。
第１図はＮチャンネル型Ｓ Ｆ ”ｌ’の構造を示°ｊ
−構成図、第２図はＮチャンネル型３ト’Ｔの電流温度
依存性を示す特性図、第３図はＰチャンネル型ＳＦＴの
電流温度依存性を示す特性図、第４図はインバータ及び
リングオシレータの構成図である。
−構成図、第２図はＮチャンネル型３ト’Ｔの電流温度
依存性を示す特性図、第３図はＰチャンネル型ＳＦＴの
電流温度依存性を示す特性図、第４図はインバータ及び
リングオシレータの構成図である。
Claims (1)
- 絶縁体上の薄膜トランジスタから成るクロック発生装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226260A JPH0274070A (ja) | 1988-09-09 | 1988-09-09 | クロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63226260A JPH0274070A (ja) | 1988-09-09 | 1988-09-09 | クロック発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0274070A true JPH0274070A (ja) | 1990-03-14 |
Family
ID=16842413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63226260A Pending JPH0274070A (ja) | 1988-09-09 | 1988-09-09 | クロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0274070A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152584A (ja) * | 2007-12-06 | 2009-07-09 | Tpo Displays Corp | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 |
-
1988
- 1988-09-09 JP JP63226260A patent/JPH0274070A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009152584A (ja) * | 2007-12-06 | 2009-07-09 | Tpo Displays Corp | 薄膜トランジスタの製造方法及びその製造方法により得られた薄膜トランジスタを有する有機発光素子表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0274070A (ja) | クロック発生装置 | |
| JPS6148975A (ja) | 薄膜トランジスタ | |
| JPS62248255A (ja) | 薄膜トランジスタ | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| TW200849807A (en) | Current mirror circuit | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JPS5743455A (en) | Complementary type semiconductor device | |
| Kamins | A CMOS structure using beam-recrystallized polysilicon | |
| JPH0612826B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS5868979A (ja) | 半導体装置 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| Ding et al. | Single Crystalline Diamond p-Channel Cascode and Inverter | |
| JPH049387B2 (ja) | ||
| Pennell et al. | Fabrication of high voltage polysilicon TFT's on an insulator | |
| JPH0432763Y2 (ja) | ||
| JPS58173845A (ja) | 半導体装置 | |
| JP2001168334A (ja) | パワー電界効果トランジスタ及びその製造方法 | |
| Serikawa et al. | Sputter-deposited thin gate SiO2 films for high quality polycrystalline silicon thin film transistors | |
| Gautier et al. | Towards Complementary Metal-Oxide-Silicon Thin-Film Devices with a New Structure | |
| JPH05136168A (ja) | 薄膜トランジスタの製造方法 | |
| Katoh | Temperature-independent carrier mobility in large-grain poly-Si transistors | |
| JPS5891675A (ja) | 半導体集積回路装置 | |
| Kusunoki et al. | A CMOS A/D converter on laser recrystallized SOI with controlling the crystal growth direction | |
| JPWO2008035598A1 (ja) | 相補型ｍｉｓ半導体装置 | |
| JPH04283967A (ja) | 半導体装置およびその製造方法 |