JPH0273415A - 制御装置 - Google Patents

制御装置

Info

Publication number
JPH0273415A
JPH0273415A JP63224697A JP22469788A JPH0273415A JP H0273415 A JPH0273415 A JP H0273415A JP 63224697 A JP63224697 A JP 63224697A JP 22469788 A JP22469788 A JP 22469788A JP H0273415 A JPH0273415 A JP H0273415A
Authority
JP
Japan
Prior art keywords
reset
processor
input
resetting
request
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63224697A
Other languages
English (en)
Other versions
JP2592664B2 (ja
Inventor
Shinji Morita
真司 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63224697A priority Critical patent/JP2592664B2/ja
Publication of JPH0273415A publication Critical patent/JPH0273415A/ja
Application granted granted Critical
Publication of JP2592664B2 publication Critical patent/JP2592664B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はワークステーション、情報処理装置。
計算機等に利用する制御装置に関するものである６（従
来の技術） 第４図は従来の制御装置の構成を示している。
同図において、２１は入力装置、２２は表示装置であり
、Ｆ、Ｅ、Ｐ、２３に接続されている。２４はリセット
スイッチであり、制御線２５によりＢ、Ｅ、Ｐ、２６に
接続されている。
次に動作について説明する。Ｂ、Ｅ、Ｐ２６がＥ。
Ｅ　、　Ｐ　、２３に入出力コマンドを出すことにより
入力装置２１より情報を入力し、表示装置２２へ表示す
る。
リセットスイッチ２４を押下することにより、Ｂ。
Ｅ　、　Ｐ　２６をリセットする。
このように、上記従来の制御装置でもリセットスイッチ
を押下するとＢ、Ｅ、Ｐをリセットすることができた。
（発明が解決しようとする課題） 上記従来の制御装置では、Ｂ、Ｅ、Ｐをリセットするた
めにはリセットスイッチが必要であり、またリセットス
イッチがない制御装置ではＢ、Ｅ、Ｐをリセットするた
めには電源を切る以外に方法がない欠点があった。
リセットスイッチを付加するには原価が高くなり、電源
を切るとメモリ情報等が消失し、障害解析ができなくな
る欠点があった。
本発明の目的は、従来の欠点を解消し、リセットスイッ
チを持たずに、電源も切らずリセットできる優れた制御
装置を提供することである。
（課題を解決するための手段） 本発明のプロセッサリセット方法は、入力装置と表示装
置を制御するＦ、Ｅ、Ｐ、を設け、このＦ。
Ｅ、Ｐ、よりＢ、Ｅ、Ｐ、をリセットする制御線を設け
、入力装置からの特別な操作によって、Ｆ、Ｅ。
Ｐ、がＢ、Ｅ、Ｐ、をリセットする指示であることを識
別し、Ｆ、Ｅ、Ｐ、がＢ、Ｅ、Ｐ、をリセット用制御線
を介して制御し、Ｂ、Ｅ、Ｐ、をリセットするようにし
たものである。
（作　用） 本発明によれば、入力装置よりリセット指示の特殊操作
をすることによってＦ、Ｅ、Ｐ、がリセット制御部を介
して、Ｔｈ、Ｅ、Ｐ、をリセットできる。
（実施例） 本発明の一実施例を第１図ないし第３図に基づいて説明
する。第１図は本発明のハード構成図、第２図は機能ブ
ロック図、第３図は流れ図である９第１図において、１
はパネルであり、Ｆ、Ｅ、Ｐ。
２に接続されている６３はＲＡＭ（ランダム・アクセス
・メモリ）、４はＲＯＭ（リード・オンリ・メモリ）で
あり、Ｆ、Ｅ、Ｐ、２．Ｂ、Ｅ、Ｐ、５にそれぞれ接続
されている。６はＢ、Ｅ、Ｐ、５とＦ、Ｅ。
Ｐ、２をつなぐデータバスであり、７はＦ、Ｅ、Ｐ。
２よりｒ３．Ｅ、Ｐ、５をリセットするための制御線で
ある。
第２図はＦ、Ｅ、Ｐ、内の機能ブロック図である。
同図において、１１はＦ、Ｅ、Ｐ、であり、１２はＢ、
Ｅ。
Ｐ、とのデータの授受を行うＢ、Ｅ、Ｐ、通信部、１３
はＢ、Ｅ、Ｐ、および入力装置からのコマンドを解析す
る入力解析部、１４は１３．Ｅ、Ｐ、をリセッ１−する
信号を制御するリセット制御部、１５は表示装置１６を
制御する表示部、１７は入力装置１８を制御する入力部
である。
次に第３図を用いて流れを示す。まず、Ｂ、Ｅ。
Ｐ０通信部１２．入力部１７より処理要求があるかどう
か判断する■。処理要求がある場合は、入力解析■を行
う。表示要求の場合■は、表示処理■、人力装置からの
特殊操作であるリセット要求ノ場合■は、リセット処理
■、その他データ入力の場合は、Ｂ　、　Ｅ　、　Ｐ　
、通信処理■によってＢ、Ｅ、Ｐ、へ入力データを通知
する。次に、もとの要求待ちの状態へ戻る。
（発明の効果） 本発明によれば、Ｆ、Ｅ、Ｐ、よりＢ、Ｅ、Ｐ、をリセ
ッ１へできるようにしたものであり、入力装置からの特
殊操作を行うことにより、リセットスイッチを用いずに
Ｂ、Ｅ、Ｐ、にリセットを発生できる。
そして、さらにリセットスイッチが無い場合でも電源を
切らずに再立上げができ、メモリ情報を保存し、障害情
報も入手することができ、その実用上の効果は極めて大
である。
【図面の簡単な説明】
第１図は本発明の一実施例における制御装置のブロック
図、第２図は同機能ブロック図、第３図は同流れ図、第
４図は従来の制御装置の構成図である。 １　・・・パネル、　２，１１・・・Ｆ、Ｅ、Ｐ、。 ３　・・・　ＲＡＭ、 Ｂ、Ｅ、Ｐ、　　、　　６ 制御線、１２・・・ ・・・入力解析部、 １５・・・表示部、 入力部、１８　　・・

Claims (1)

    【特許請求の範囲】
  1. 入力装置と表示装置を制御する前置プロセッサ（以下Ｆ
    ．Ｅ．Ｐ．と略す）を設け、前記Ｆ．Ｅ．Ｐ．より後置
    プロセッサ（以下Ｂ．Ｅ．Ｐ．と略す）をリセットする
    制御線を設け、前記入力装置からの特別な操作によって
    、前記Ｆ．Ｅ．Ｐ．が前記Ｂ．Ｅ．Ｐ．をリセットする
    指示であることを識別し、前記Ｆ．Ｅ．Ｐ．が前記Ｂ．
    Ｅ．Ｐ．をリセット用制御線を介して制御し、前記Ｂ．
    Ｅ．Ｐ．をリセットするようにしたことを特徴とするプ
    ロセッサリセット方法。
JP63224697A 1988-09-09 1988-09-09 制御装置 Expired - Fee Related JP2592664B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63224697A JP2592664B2 (ja) 1988-09-09 1988-09-09 制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63224697A JP2592664B2 (ja) 1988-09-09 1988-09-09 制御装置

Publications (2)

Publication Number Publication Date
JPH0273415A true JPH0273415A (ja) 1990-03-13
JP2592664B2 JP2592664B2 (ja) 1997-03-19

Family

ID=16817824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63224697A Expired - Fee Related JP2592664B2 (ja) 1988-09-09 1988-09-09 制御装置

Country Status (1)

Country Link
JP (1) JP2592664B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183230U (ja) * 1986-05-07 1987-11-20

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62183230U (ja) * 1986-05-07 1987-11-20

Also Published As

Publication number Publication date
JP2592664B2 (ja) 1997-03-19

Similar Documents

Publication Publication Date Title
JPH0273415A (ja) 制御装置
JP2531080B2 (ja) バスアダプタ切り換え方式
JP2695930B2 (ja) インテリジェントｉ／ｏモジュール
JP2751716B2 (ja) 保持回路
JPS61150061A (ja) プロセツサ結合方式
JPH064469A (ja) 入出力装置制御方式
JPH03126127A (ja) 情報処理装置
JPH0512320A (ja) 端末の取引制御方法
JPS62107304A (ja) プログラマブルコントロ−ラ
JPH01300364A (ja) マルチプロセッサ方式
JPH02101565A (ja) 拡張機能の制御プログラム追加方式
JPH06223046A (ja) バストレース実行方法
JPS62212740A (ja) 入出力シミユレ−ト方式
JPS6215638A (ja) Ｓｖｃル−チンでのプロセス制御方法
JPH07120190B2 (ja) プログラマブルコントロ−ラの異常表示装置
JPS63280303A (ja) プログラマブルコントロ−ラ
JPH04358230A (ja) Ｃｐｕ間の動作確認方法
JPH01231157A (ja) アダプタ起動時の命令肩代り制御方式
JPS63216162A (ja) デバツグ方式
JPH05181798A (ja) オンライン対話処理システム
JPH0675881A (ja) 異機種端末制御および透過制御方式
JPH03245985A (ja) ロボット制御装置
JPH02146660A (ja) 情報処理装置
JPH04307637A (ja) 擬似チャネル装置
JPS60231243A (ja) 監視制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees