JPH027250B2 - - Google Patents
Info
- Publication number
- JPH027250B2 JPH027250B2 JP11846782A JP11846782A JPH027250B2 JP H027250 B2 JPH027250 B2 JP H027250B2 JP 11846782 A JP11846782 A JP 11846782A JP 11846782 A JP11846782 A JP 11846782A JP H027250 B2 JPH027250 B2 JP H027250B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrode
- nonlinear resistance
- capacitance
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 17
- 150000004706 metal oxides Chemical class 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000005219 brazing Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000001012 protector Effects 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、通信用保安器などに使用される電圧
非直線抵抗デバイスに関するものである。
非直線抵抗デバイスに関するものである。
第１図は、かかる保安器の従来の構成例を示す
回路図である。同図において、Ａ，Ｂは入力端子
L1，L2は出力端子、１は避雷管、２，３はそれ
ぞれ抵抗器、Ｇはアース端子、４，５，６はそれ
ぞれバリスタなどから成る電圧非直線抵抗素子、
であり、入力端子Ａ，Ｂに誘導雷サージの如き不
要な高電圧が入力されても、内部の回路で吸収さ
れ、出力端子L1，L2には出力されないようにな
つている。
回路図である。同図において、Ａ，Ｂは入力端子
L1，L2は出力端子、１は避雷管、２，３はそれ
ぞれ抵抗器、Ｇはアース端子、４，５，６はそれ
ぞれバリスタなどから成る電圧非直線抵抗素子、
であり、入力端子Ａ，Ｂに誘導雷サージの如き不
要な高電圧が入力されても、内部の回路で吸収さ
れ、出力端子L1，L2には出力されないようにな
つている。
第１図において、出力端子L1とアース端子Ｇ
の間、および出力端子L2とアース端子Ｇの間に
それぞれ接続された電圧非直線抵抗素子４および
５は、端子L1，L2にそれぞれ接続される通信線
とアース端子Ｇとの間に生じる不要な縦電圧（一
般に通信線とアースの間に生じる不要電圧を縦電
圧と云い、通信線と通信線の間に生じる不要電圧
を横電圧と云う）を吸収するために設けられたも
のであり、出力端子L1とL2の間に接続された電
圧非直線抵抗素子６は、素子４と５の動作特性が
不揃いであること等の原因で発生する端子L1と
L2の間の不要な横電圧を吸収するためのもので
ある。
の間、および出力端子L2とアース端子Ｇの間に
それぞれ接続された電圧非直線抵抗素子４および
５は、端子L1，L2にそれぞれ接続される通信線
とアース端子Ｇとの間に生じる不要な縦電圧（一
般に通信線とアースの間に生じる不要電圧を縦電
圧と云い、通信線と通信線の間に生じる不要電圧
を横電圧と云う）を吸収するために設けられたも
のであり、出力端子L1とL2の間に接続された電
圧非直線抵抗素子６は、素子４と５の動作特性が
不揃いであること等の原因で発生する端子L1と
L2の間の不要な横電圧を吸収するためのもので
ある。
さて本発明は、第１図において、電圧非直線抵
抗素子４，５およびアース端子Ｇから成る電圧非
直線抵抗回路（破線で囲んだ領域Ｓ）に関するも
のであるが、これらの縦電圧吸収用の素子４，５
は、避雷管１が動作しない様な、例えばピーク電
圧が400V以下であるような雷サージを吸収した
り、或いは避雷管１が動作するに至るまでの雷サ
ージによる大電流を流すので、エネルギー耐量の
大きな電圧非直線抵抗素子を用いることが必要で
あつた。
抗素子４，５およびアース端子Ｇから成る電圧非
直線抵抗回路（破線で囲んだ領域Ｓ）に関するも
のであるが、これらの縦電圧吸収用の素子４，５
は、避雷管１が動作しない様な、例えばピーク電
圧が400V以下であるような雷サージを吸収した
り、或いは避雷管１が動作するに至るまでの雷サ
ージによる大電流を流すので、エネルギー耐量の
大きな電圧非直線抵抗素子を用いることが必要で
あつた。
しかし従来のエネルギー耐量の大きな素子とし
ての金属酸化物バリスタは、静電容量が大きく、
これを用いた電圧非直線抵抗回路を通信機用保安
器に用いる場合、通信線における伝送損失が大き
くなるという欠点があつた。そこで静電容量を小
さくするため金属酸化物バリスタに代えてシリコ
ンダイオードバリスタを用いたとすると、今度は
エネルギー耐量の面で不充分になるという問題点
が生じる。シリコンダイオードバリスタを用いて
サージ吸収電圧を高くするためには、バリスタを
多段に直列接続する必要があり、その結果、構造
的に大形化しコストアツプを招く要因となつた。
またツエナーダイオードを用いるバリスタ回路
は、エネルギー耐量を大きくすると静電容量も大
きくなるという欠点があつた。
ての金属酸化物バリスタは、静電容量が大きく、
これを用いた電圧非直線抵抗回路を通信機用保安
器に用いる場合、通信線における伝送損失が大き
くなるという欠点があつた。そこで静電容量を小
さくするため金属酸化物バリスタに代えてシリコ
ンダイオードバリスタを用いたとすると、今度は
エネルギー耐量の面で不充分になるという問題点
が生じる。シリコンダイオードバリスタを用いて
サージ吸収電圧を高くするためには、バリスタを
多段に直列接続する必要があり、その結果、構造
的に大形化しコストアツプを招く要因となつた。
またツエナーダイオードを用いるバリスタ回路
は、エネルギー耐量を大きくすると静電容量も大
きくなるという欠点があつた。
本発明は、上述のような従来技術の欠点を除去
するためになされたものであり、従つて本発明の
目的は、通信機用保安器などに用いた場合、通信
線における伝送損失が小さくてすむとい共に、構
造的に小形であり、コスト的にも低廉な電圧非直
線抵抗デバイスを提供することにある。
するためになされたものであり、従つて本発明の
目的は、通信機用保安器などに用いた場合、通信
線における伝送損失が小さくてすむとい共に、構
造的に小形であり、コスト的にも低廉な電圧非直
線抵抗デバイスを提供することにある。
本発明の構成の要点は、電圧非直線抵抗基板の
表面側に第１および第２の電極を、裏面側に第３
の電極を、それぞれ形成し、表面側の第１の電極
と裏面側の第３の電極にはさまれた基板部分を第
１の電圧非直線抵抗素子、表面側の第２の電極と
裏面側の第３の電極にはさまれた基板部分を第２
の電圧非直線抵抗素子とし、プリント基板上の第
１の配線と前記第１の電極の間、プリント基板上
の第２の配線と前記第２の電極の間、およびプリ
ント基板上の第３の配線と前記第３の電極の間
に、それぞれ前記第１または第２の抵抗素子に比
較して制限電圧が小さく、かつ静電容量の小さな
チツプ状の電圧非直線抵抗素子を介在させ接続し
て成る点にある。
表面側に第１および第２の電極を、裏面側に第３
の電極を、それぞれ形成し、表面側の第１の電極
と裏面側の第３の電極にはさまれた基板部分を第
１の電圧非直線抵抗素子、表面側の第２の電極と
裏面側の第３の電極にはさまれた基板部分を第２
の電圧非直線抵抗素子とし、プリント基板上の第
１の配線と前記第１の電極の間、プリント基板上
の第２の配線と前記第２の電極の間、およびプリ
ント基板上の第３の配線と前記第３の電極の間
に、それぞれ前記第１または第２の抵抗素子に比
較して制限電圧が小さく、かつ静電容量の小さな
チツプ状の電圧非直線抵抗素子を介在させ接続し
て成る点にある。
次に図を参照して本発明の実施例を説明する。
第２図は本発明の原理を示す回路図である。同図
において、第１図におけるのと同じ符号は同じも
のを示している。電圧非直線抵抗素子４，５は、
縦電圧吸収用として金属酸化物バリスタが用いら
れている。そのほか、１０〜１５はそれぞれシリ
コンダイオードから成る電圧非直線抵抗素子であ
る。
第２図は本発明の原理を示す回路図である。同図
において、第１図におけるのと同じ符号は同じも
のを示している。電圧非直線抵抗素子４，５は、
縦電圧吸収用として金属酸化物バリスタが用いら
れている。そのほか、１０〜１５はそれぞれシリ
コンダイオードから成る電圧非直線抵抗素子であ
る。
第２図に示した電圧非直線抵抗回路は、２個１
組のシリコンダイオードを互いに逆並列接続して
成る素子（１０と１１、１２と１３、１４と１
５）を金属酸化物バリスタからなる素子４，５の
一端側に直列接続し、また他端側とアース端子Ｇ
との間にも接続した構成を採つているため、その
効果としては、シリコンダイオードのもつ接合容
量CDと、金属酸化物バリスタのもつ静電容量CZ
が直列接続されているところから通信線接続端子
L1，L2とアース端子Ｇとの間の静電容量を低減
できることを挙げうる。
組のシリコンダイオードを互いに逆並列接続して
成る素子（１０と１１、１２と１３、１４と１
５）を金属酸化物バリスタからなる素子４，５の
一端側に直列接続し、また他端側とアース端子Ｇ
との間にも接続した構成を採つているため、その
効果としては、シリコンダイオードのもつ接合容
量CDと、金属酸化物バリスタのもつ静電容量CZ
が直列接続されているところから通信線接続端子
L1，L2とアース端子Ｇとの間の静電容量を低減
できることを挙げうる。
金属酸化物バリスタから成る素子４，５の各制
限電圧をVZとし、シリコンダイオードから成る
素子１０〜１５の各制限電圧をVDとすると、VD
≪VZの関係にある。今、端子L1とアース端子Ｇ
の間、および端子L2とアース端子Ｇの間に印加
される各信号電圧が金属酸化物バリスタから成る
素子４，５の制限電圧VZ以下であるとすると、
信号電圧は金属酸化物バリスタから成る素子４，
５に加わり、シリコンダイオードから成る素子１
０〜１５には電圧がほとんど加わらないので、静
電容量としては、シリコンダイオードの無バイア
ス時の接合容量CDが素子１０〜１５において得
られる。また金属酸化物バリスタから成る素子
４，５の静電容量をCZとすると、CD＜CZの関係
にある。
限電圧をVZとし、シリコンダイオードから成る
素子１０〜１５の各制限電圧をVDとすると、VD
≪VZの関係にある。今、端子L1とアース端子Ｇ
の間、および端子L2とアース端子Ｇの間に印加
される各信号電圧が金属酸化物バリスタから成る
素子４，５の制限電圧VZ以下であるとすると、
信号電圧は金属酸化物バリスタから成る素子４，
５に加わり、シリコンダイオードから成る素子１
０〜１５には電圧がほとんど加わらないので、静
電容量としては、シリコンダイオードの無バイア
ス時の接合容量CDが素子１０〜１５において得
られる。また金属酸化物バリスタから成る素子
４，５の静電容量をCZとすると、CD＜CZの関係
にある。
第２図におけるる波線で囲んだ回路の容量等価
回路を第３図に示す。第３図において、ダツシユ
の付いた番号は、第２図におけるダツシユの付い
ていない番号の素子に対応する容量を示す。第３
図から、端子L1とアース端子Ｇとの間、端子L2
とアース端子Ｇとの間、の各静電容量は、次式で
与えられることが判る。
回路を第３図に示す。第３図において、ダツシユ
の付いた番号は、第２図におけるダツシユの付い
ていない番号の素子に対応する容量を示す。第３
図から、端子L1とアース端子Ｇとの間、端子L2
とアース端子Ｇとの間、の各静電容量は、次式で
与えられることが判る。
CZ・CD／（CZ＋CD）
これは、従来の金属酸化物バリスタから成る素
子４，５だけを用いていたときの静電容量CZに
比べて、CD／（CZ＋CD）倍だけ静電容量が小さ
くなつたことに相当する。
子４，５だけを用いていたときの静電容量CZに
比べて、CD／（CZ＋CD）倍だけ静電容量が小さ
くなつたことに相当する。
例えば通信機用保安器に用いる金属酸化物バリ
スタから成る素子４，５の各静電容量CZを、CZ
＝280pF、制限電圧VZをVZ＝120Vとし、シリコ
ンダイオードから成る素子１０〜１５の無バイア
ス時の各接合容量CDをCD＝50pF、制限電圧VDを
VD＝0.8Vとすると、金属酸化物バリスタから成
る素子４，５を用いただけのときは、端子L1お
よびL2とアース端子Ｇとの間の各静電容量は、
280pFであるが、シリコンダイオードから成る素
子１０〜１５を図示の如く接続すると、同じ個所
の静電容量は42pFとなり、約1/7に静電容量を低
減することができる。
スタから成る素子４，５の各静電容量CZを、CZ
＝280pF、制限電圧VZをVZ＝120Vとし、シリコ
ンダイオードから成る素子１０〜１５の無バイア
ス時の各接合容量CDをCD＝50pF、制限電圧VDを
VD＝0.8Vとすると、金属酸化物バリスタから成
る素子４，５を用いただけのときは、端子L1お
よびL2とアース端子Ｇとの間の各静電容量は、
280pFであるが、シリコンダイオードから成る素
子１０〜１５を図示の如く接続すると、同じ個所
の静電容量は42pFとなり、約1/7に静電容量を低
減することができる。
以上で本発明の原理の説明を終わり、次に本発
明の一実施例を説明する。
明の一実施例を説明する。
第４図は本発明一実施例を示す断面図である。
同図においてダツシユの付いている番号は、第２
図においてダツシユの付いていない番号の素子に
対応する。また１６〜１８は、３極金属酸化物バ
リスタ４″，５″の電極である。１０″〜１５″は、
シリコンダイオードのチツプである。２２はプリ
ント基板、２０ａ〜２０ｃはそれぞれプリント配
線、２１は絶縁物（空隙）、２５は電圧非直線抵
抗基板、である。
同図においてダツシユの付いている番号は、第２
図においてダツシユの付いていない番号の素子に
対応する。また１６〜１８は、３極金属酸化物バ
リスタ４″，５″の電極である。１０″〜１５″は、
シリコンダイオードのチツプである。２２はプリ
ント基板、２０ａ〜２０ｃはそれぞれプリント配
線、２１は絶縁物（空隙）、２５は電圧非直線抵
抗基板、である。
すなわち、電圧非直線抵抗基板２５の表面側電
極１６と裏面側電極１８にはさまれた基板部分
（斜線を施してある）が金属酸化物４″を構成し、
同様に表面側電極１７と裏面側電極１８にはさま
れた基板部分（斜線を施してある）が金属酸化物
５″を構成している。プリント基板２２上のプリ
ント配線２０ａ（第２図における端子L1に相当）
と電極１６の間に、チツプ状シリコンダイオード
１０″，１１″を介在させ、導電性ろう材（例えば
半田）１９を用いて半田リフロー組立法により接
続する。同様に、プリント配線２０ｂ（第２図に
おけるアース端子Ｇに相当）と電極１８の間に、
チツプ状シリコンダイオード１２″，１３″を介在
させ、導電性ろう材１９を用いて接続する。全く
同様に、プリント配線２０ｃ（第２図における端
子L2に相当）と電極１７の間に、チツプ状シリ
コンダイオード１４″，１５″を介在させ、導電性
ろう材１９を用いて接続する。
極１６と裏面側電極１８にはさまれた基板部分
（斜線を施してある）が金属酸化物４″を構成し、
同様に表面側電極１７と裏面側電極１８にはさま
れた基板部分（斜線を施してある）が金属酸化物
５″を構成している。プリント基板２２上のプリ
ント配線２０ａ（第２図における端子L1に相当）
と電極１６の間に、チツプ状シリコンダイオード
１０″，１１″を介在させ、導電性ろう材（例えば
半田）１９を用いて半田リフロー組立法により接
続する。同様に、プリント配線２０ｂ（第２図に
おけるアース端子Ｇに相当）と電極１８の間に、
チツプ状シリコンダイオード１２″，１３″を介在
させ、導電性ろう材１９を用いて接続する。全く
同様に、プリント配線２０ｃ（第２図における端
子L2に相当）と電極１７の間に、チツプ状シリ
コンダイオード１４″，１５″を介在させ、導電性
ろう材１９を用いて接続する。
このようにして構成された電圧非直線抵抗デバ
イスは、電気的特性の面では、第２図に示した回
路と等価でありながら、第２図示す回路を個別回
路で組んだ場合に比し、形状が小形であり、コス
ト的にも低廉である。
イスは、電気的特性の面では、第２図に示した回
路と等価でありながら、第２図示す回路を個別回
路で組んだ場合に比し、形状が小形であり、コス
ト的にも低廉である。
以上の説明は、金属酸化物バリスタから成る素
子および逆並列接続のシリコンダイオードから成
る素子が各１個の場合についての説明があるが、
各々を任意の個数直列接続することによつて、よ
り静電容量を低減できることは明らかであろう。
子および逆並列接続のシリコンダイオードから成
る素子が各１個の場合についての説明があるが、
各々を任意の個数直列接続することによつて、よ
り静電容量を低減できることは明らかであろう。
以上説明したように、本発明による電圧非直線
抵抗デバイスは、金属酸化物バリスタの電極とプ
リント基板の電極との間にダイオードチツプを例
えば半田の様な導電性ろう材を用いた半田リフロ
ー組立法で容易に貼り付けて構成したものであ
り、ほとんど体積を増加させることがなく、コス
ト低廉に低静電容量化が図れるという利点があ
り、高速、広帯域通信回線における通信機用保安
器に用いた場合には、伝送損失を少なくできると
いう利点がある。
抵抗デバイスは、金属酸化物バリスタの電極とプ
リント基板の電極との間にダイオードチツプを例
えば半田の様な導電性ろう材を用いた半田リフロ
ー組立法で容易に貼り付けて構成したものであ
り、ほとんど体積を増加させることがなく、コス
ト低廉に低静電容量化が図れるという利点があ
り、高速、広帯域通信回線における通信機用保安
器に用いた場合には、伝送損失を少なくできると
いう利点がある。
第１図は従来の保安器の構成例を示す回路図、
第２図は本発明の原現を示す回路図、第３図は第
２図の回路の容量等価回路図、第４図は本発明の
一実施例を示す断面図、である。 符号説明、１……避雷管、２，３……抵抗器、
４，５，６……バリスタ、１０〜１５……ダイオ
ード、１０′〜１５′……ダイオードの接合容量、
４′，５′……バリスタの静電容量、１０″〜１
５″……チツプ状シリコンダイオード、４″，５″
……金属酸化物バリスタ、１６〜１８……電極、
１９……導電性ろう材、２０ａ，２０ｂ，２０ｃ
……プリント配線、２１……絶縁物、２２……プ
リント基板、２５……電圧非直線抵抗基板、Ａ，
Ｂ……入力端子、L1，L2……出力端子、Ｇ……
アース端子。
第２図は本発明の原現を示す回路図、第３図は第
２図の回路の容量等価回路図、第４図は本発明の
一実施例を示す断面図、である。 符号説明、１……避雷管、２，３……抵抗器、
４，５，６……バリスタ、１０〜１５……ダイオ
ード、１０′〜１５′……ダイオードの接合容量、
４′，５′……バリスタの静電容量、１０″〜１
５″……チツプ状シリコンダイオード、４″，５″
……金属酸化物バリスタ、１６〜１８……電極、
１９……導電性ろう材、２０ａ，２０ｂ，２０ｃ
……プリント配線、２１……絶縁物、２２……プ
リント基板、２５……電圧非直線抵抗基板、Ａ，
Ｂ……入力端子、L1，L2……出力端子、Ｇ……
アース端子。
Claims (1)
- 【特許請求の範囲】 １ 電圧非直線抵抗基板の表面側に第１および第
２の電極を、裏面側に第３の電極を、それぞれ形
成し、表面側の第１の電極と裏面側の第３の電極
にはさまれた基板部分を第１の電圧非直線抵抗素
子、表面側の第２の電極と裏面側の第３の電極に
はさまれた基板部分を第２の電圧非直線抵抗素子
とし、プリント基板上の第１の配線と前記第１の
電極の間、プリント基板上の第２の配線と前記第
２の電極の間、およびプリント基板上の第３の配
線と前記第３の電極の間に、それぞれ前記第１ま
たは第２の抵抗素子に比較して制限電圧が小さ
く、かつ静電容量の小さなチツプ状の電圧非直線
抵抗素子を介在させ接続して成ることを特徴とす
る電圧非直線抵抗デバイス。 ２ 特許請求の範囲第１項に記載の電圧非直線抵
抗デバイスにおいて、前記チツプ状の電圧非直線
抵抗素子が、同種のチツプ状素子を複数枚重ねて
相互に貼り合せることにより直列接続されたもの
であることを特徴とする電圧非直線抵抗デバイ
ス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11846782A JPS599901A (ja) | 1982-07-09 | 1982-07-09 | 電圧非直線抵抗デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11846782A JPS599901A (ja) | 1982-07-09 | 1982-07-09 | 電圧非直線抵抗デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS599901A JPS599901A (ja) | 1984-01-19 |
| JPH027250B2 true JPH027250B2 (ja) | 1990-02-16 |
Family
ID=14737383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11846782A Granted JPS599901A (ja) | 1982-07-09 | 1982-07-09 | 電圧非直線抵抗デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS599901A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3473819B2 (ja) * | 1997-07-14 | 2003-12-08 | 日本電信電話株式会社 | 雷防護アダプタ |
-
1982
- 1982-07-09 JP JP11846782A patent/JPS599901A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS599901A (ja) | 1984-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2921722B2 (ja) | チップ型サージアブソーバ | |
| US4021760A (en) | EMP circuit board filter using MOV devices | |
| US6072683A (en) | Miniaturized category 5 protection circuit | |
| JPH027250B2 (ja) | ||
| JPH0134321Y2 (ja) | ||
| JPH0138884Y2 (ja) | ||
| JPS6316282Y2 (ja) | ||
| JPH0229785Y2 (ja) | ||
| JPH0214288Y2 (ja) | ||
| JPS61189601A (ja) | サ−ジ・ノイズ吸収器 | |
| JPH0336206Y2 (ja) | ||
| JPH0139065Y2 (ja) | ||
| JPH0138883Y2 (ja) | ||
| JPS6338212A (ja) | サ−ジノイズ吸収器 | |
| JPS61102006A (ja) | サ−ジ吸収器 | |
| JPS6242486Y2 (ja) | ||
| JPH0139064Y2 (ja) | ||
| JPH0145813B2 (ja) | ||
| JP2661108B2 (ja) | サージノイズ吸収器 | |
| JPH0336207Y2 (ja) | ||
| JPH0312028Y2 (ja) | ||
| JPH0334887Y2 (ja) | ||
| JPS5838614Y2 (ja) | 集積回路用基板 | |
| JPS6338205A (ja) | サ−ジノイズ吸収器 | |
| JPH0312027Y2 (ja) |