JPH0262077B2 - - Google Patents

Info

Publication number
JPH0262077B2
JPH0262077B2 JP59263736A JP26373684A JPH0262077B2 JP H0262077 B2 JPH0262077 B2 JP H0262077B2 JP 59263736 A JP59263736 A JP 59263736A JP 26373684 A JP26373684 A JP 26373684A JP H0262077 B2 JPH0262077 B2 JP H0262077B2
Authority
JP
Japan
Prior art keywords
transistor
level
pulse
voltage
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59263736A
Other languages
English (en)
Other versions
JPS60145790A (ja
Inventor
Arubaato Haautsudo Reohorudo
Rooren Shanrei Za Sekando Robaato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Licensing Corp
Original Assignee
RCA Licensing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Licensing Corp filed Critical RCA Licensing Corp
Publication of JPS60145790A publication Critical patent/JPS60145790A/ja
Publication of JPH0262077B2 publication Critical patent/JPH0262077B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/64—Constructional details of receivers, e.g. cabinets or dust covers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Processing Of Color Television Signals (AREA)
  • Control Of El Displays (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Details Of Television Scanning (AREA)
  • Picture Signal Circuits (AREA)
  • Analogue/Digital Conversion (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Measurement Of Velocity Or Position Using Acoustic Or Ultrasonic Waves (AREA)

Description

【発明の詳細な説明】 この発明は一般にいわゆるサンドキヤツスル型
の３レベルパルス列の各パルス成分を弁別する装
置に関し、特に３レベル型のサンドキヤツスル・
パルスの復号器に関する。
〔背景〕
タイミング条件の異なる多数のキーイング機能
を共通の集積回路内で実行する場合は端子数を節
約することができるが、これは合成多レベルキー
イング波形を外部で形成して集積回路の１つの入
力端子に供給し、一方レベル感知復号回路をその
集積回路内に設けることにより達せられる。この
復号回路はその供給された（砂の城の形をしたよ
うに見える）合成波形からタイミングの異なる各
キーイング波形を抽出する。
（基本レベルより高い）異なるレベルの２つの
パルス成分でサンドキヤツスル・パルス列を形成
するのに適する符号器の１例は米国特許第
4313130号に示され、この符号器で発生される形
式の２レベルサンドキヤツスル・パルスの各パル
ス成分を分離するのに適する復号器の１例は1980
年11月発行のアイ・イー・イー・イー・トランザ
クシヨンズ・オン・コンシユーマ・エレクトロニ
クス（IEEE Transactions on Consumer
Electronics）第CE−26巻第693〜706号掲載のハ
ーウツド（L.Harwood）等の論文「集積NTSC
色度輝度プロセツサ」に示されている。
上記ハーウツド等の復号器の例では、カラーテ
レビジヨン受像機のルミナンスおよびクロミナン
ス信号処理回路に用いる帰線消去信号とバースト
ゲート信号が２レベルのサンドキヤツスルパルス
から各別に取出される。この２レベルのサンドキ
ヤツスルパルスは帰線消去を要するとき反復する
期間の最初と最後の部分で第１のレベルを呈し、
その反復期間の中間のバーストゲート機能を実施
すべき反復期間とタイミングの一致する期間で、
より高い第２のレベルを呈する。このサンドキヤ
ツスルパルス使用の場合は、その実行すべきキー
イング機能が各バーストゲート期間中続行する帰
線消去と重なる。カラー映像管のバイアスを自動
制御する装置を有する形式のカラーテレビジヨン
受像機の場合は、重畳並びに非重畳機能を含む１
組のキーイング機能が、1983年12月14日付米国特
許願第561176号明細書（特開60−145787号公報対
応）記載のように、受像機のルミナンスおよびク
ロミナンス信号処理回路に付随することが望まし
い。
カラーテレビジヨン受像機におけるカラー映像
管バイアスの自動制御装置の１例は、米国特許第
426322号明細書に記載されている。この装置で
は、各垂直ブランキング期間内の水平線連続数本
の期間を占める制御期間が、基準信号状態で電子
銃の発生する黒レベル電流のモニタ用とは別に設
定され、この制御期間の一部でカラー映像管のグ
リツドに導通増強パルスが印加される。このグリ
ツドパルス印加により導入される陰極電流レベル
の変化を表わす取出された情報に基いてバイアス
制御が行われる。上記米国特許の方法をカラー映
像管の３電子銃間の適当なバイアス関係を（寿命
その他の因子の変動に対して）維持するため利用
する有利な方式は、1982年10月14日付米国特許願
第434314号明細書（特開59−90473号公報対応）
に記載されている。
上記米国特許第4263622号および米国特許願第
434314号の構造によつて例示されるようにして自
動映像管バイアス制御をうまく用いるためには、
電流モニタ機能とバイアス調節機能の不都合な撹
乱と汚染を防ぐために、映像管のバイアス制御期
間中ルミナンスおよびクロミナンス信号処理回路
に若干の適当な操作を要することが、前記米国特
許願第561176号明細書の記載から認められる。こ
の信号処理回路は信号情報を処理して周期的に反
復する映像管バイアス制御期間が交互に挿入され
る期間中にカラー映像管に供給する。
上述の２レベルサンドキヤツスル・パルスによ
つて搬送されるタイミング情報の上に、反復する
映像管バイアス制御期間を規定するタイミング情
報を単一チツプの入力端子に搬送するには、３レ
ベル型すなわち異なる３つのレベルを持つサンド
キヤツスル・パルスを各パルス成分に用いるのが
よいことが判つている。適当な３レベルサンドキ
ヤツスル・パルスを形成する装置の例が1983年12
月14日付米国特許願第561333号明細書（特開60−
145788号公報対応）に示されている。この形式の
符号器によつて生成されるパルス列では、(a)反復
する映像管バイアス制御期間の外側にある線期間
の消去部中、前後に低レベルの帰線消去パルス成
分を有する（前記米国特許第4313130号開示のも
のに似た）２レベル型のパルスが生じるが、(b)各
映像管バイアス制御期間の占める線７本の期間は
すべて自動映像管バイアス制御パルス成分が高い
バーストゲートパルス成分のレベルと低い帰線消
去成分のレベルの間の中間レベルで生じる。
ルミナンスおよびクロミナンス信号処理回路で
実施すべき調時機能の３レベルサンドキヤツス
ル・パルスの各成分に応ずるものは、重ならない
ため、例えば上記ハーウツド等の論文の２レベル
サンドキヤツスル・パルス復号器より、このオ
ン・チツプ型３レベルサンドキヤツスル・パルス
復号回路に大きなレベル弁別の負担がかかる。こ
の点を例示するために次の各例を考える。
(1) ルミナンスおよびクロミナンス信号処理回路
における自動映像管バイアス制御関係のキーイ
ング動作のあるものは、反復する映像管バイア
ス制御期間中のみ行われる必要がある。サンド
キヤツスルパルス列が低い帰線消去レベルと中
間の自動映像管バイアス制御レベルの間の閾値
電位を超えて自動映像管バイアス制御関係のキ
ーイングパルスの生長を制御したという認識に
容易に依存することができる。しかし、この場
合に生成したキーイングパルスの波形は、（所
要の）反復する映像管バイアス制御期間だけで
なく、（無用の）高レベルの各バーストゲート
パルス成分が生ずる間もキーイングパルスを持
つことになる。
(2) 帰線消去は大抵の帰線期間に必要であるが、
反復する映像管バイアス制御期間中は電流モニ
タ動作が阻害されないようにするため、特に必
要としない。単にサンドキヤツスルパルス列が
パルス列の基底レベルと低い帰線消去レベルの
間の閾値電位を超えて帰線消去波形の生長を制
御したという認識に依存すると、生成した波形
が各中間レベルの自動映像管バイアス制御パル
ス成分の生ずる間消去パルスを含むという不都
合がある。
〔発明の概要〕
この発明は推奨実施例において上述の問題のな
い３レベルサンドキヤツスル・パルス復号器を指
向するもので、その復号器は３つのサンドキヤツ
スルパルスのレベルの１つに関係する閾値電位
を、そのレベルをもつサンドキヤツスルパルス成
分が出現して超えたときと、３つのサンドキヤツ
スルパルス・レベルのうちの次に高いレベルをも
つパルス成分が出現してその閾値を超えたときと
の弁別ができるように結線された複数個の比較器
を使用する。
この発明の原理により、推奨実施例は、３レベ
ルのサンドキヤツスルパルス列を、そのパルス列
の各電圧レベルの１つとそのパルス列の次に高い
電圧レベルとの間の電圧レベルの第１の基準電圧
と比較する第１の電圧比較手段と、その３レベ
ル・サンドキヤツスルパルス列を上記１つの電圧
レベルとその次に高い電圧レベルとの双方より低
い第２の基準電圧と比較する第２の電圧比較手段
を含み、そのパルス列がその第２の基準電圧を超
える電圧レベルを示したとき、通常キーイングパ
ルス出力を発生する追加の手段とを含んでいる。
このキーイングパルス発生手段には制御手段が結
合され、第１の電圧比較手段の出力に応じて、３
レベル・サンドキヤツスルパルス列が上記次に高
い電圧レベルを示したとき、上記キーイングパル
スを阻止するようになつている。制御手段は、第
１の例示制御法に従うと第１の電圧比較手段の出
力に応じて第２の電圧比較手段の信号入力にサン
ドキヤツスルパルスを供給する働らきをする信号
路を遮断することによりキーイングパルスの発生
を阻止し、第２の例示制御法に従うと２つの比較
手段の動作状態関係によりキーイングパルスを発
生させる論理回路手段を備える。
〔詳細な説明〕
第１図の回路において、３レベル・サンドキヤ
ツスルパルス源１１は３レベル・サンドキヤツス
ルパルス列を復号器の入力端子に供給する。パ
ルス源１１は例えば前記米国特許願第561333号に
開示されたような形式で、第３図に曲線scで示す
ようなパルス列を発生する回路を含んでいる。端
子は例えばカラーテレビジヨン受像機のルミナ
ンスおよびクロミナンス信号処理回路を含む集積
回路の入力端子である。
第３図に示すように、波形scは基底レベルVB
より上の第１の電圧レベルVRBの正向き帰線消去
パルス成分と、その上の第２の電圧レベルVBGの
正向きバーストゲートパルス成分と、両レベル
VRB、VBGの間の第３の電圧レベルVAKの正向き映
像管バイアス制御期間タイミングパルス成分とを
含んでいる。その中間レベルの各パルスは受信し
たカラーテレビジヨン信号の垂直ブランキング期
間の同期後部分の間の７つの線区間（7H）の期
間に一致し、各バーストゲートパルス成分は、受
信信号の（反復する映像管バイアス制御期間の外
側の）線区間の水平ブランキング部の後部ポーチ
部分に一致するよう調時されている。また帰線消
去パルス成分は（反復する映像管バイアス制御期
間の外側の）周期的水平垂直ビーム帰線期間のバ
ーストゲートパルス成分が占めない部分に跨つて
いる。
第１図の装置は端子に供給されたサンドキヤ
ツスルパルスを共通の分圧器から取出された基準
電圧VH、VM、VLと比較する３つの電圧比較器２
０，３０，４０を含んでいる。分圧器は動作電位
源の正端子＋Vccと負端子（大地）との間に直列
に接続された抵抗５１，５３，５５，５７によつ
て形成され、抵抗５１，５３の接続点に高い基準
電圧VHを、抵抗５５，５７の接続点に低い基準
電圧VLを、抵抗５３，５５の接続点に中間の基
準電圧VMを生ずる。
比較器２０はエミツタ電極を互いに接続して差
動増幅器型に構成された１対のNPNトランジス
タ２１，２２を含んでいる。このトランジスタ２
１，２２の電流源はコレクタ電極がトランジスタ
２１，２２の各エミツタ電極の接続点に直結さ
れ、ベース電極がバイアス電位源の正端子＋Vb
に接続され、エミツタ電極がエミツタ抵抗２４を
介して接地されたNPNトランジスタ２３によつ
て形成される。トランジスタ２１，２２のコレク
タ電極はそれぞれ負荷抵抗２５，２６を介して＋
Vccに供給端子に接続されている。トランジスタ
２１のベース電極は抵抗５１，５３の接続点に直
結されて高い基準電圧VHを供給されるが、トラ
ンジスタ２２のベース電極は端子に直結されて
入来サンドキヤツスルパルスを受入れる。
比較器３０はエミツタ電極を互いに接続して差
動増幅器型に構成された１対のNPNトランジス
タ３１，３２を含んでいる。このトランジスタ３
１，３２の電流源は、コレクタ電極がトランジス
タ３１，３２のエミツタ電極の接続点に直結さ
れ、ベース電極が＋Vb供給端子に接続され、エ
ミツタ電極がエミツタ抵抗３４を介して接地され
たNPNトランジスタ３３によつて形成されてい
る。トランジスタ３１，３２のコレクタ電極はそ
れぞれ負荷抵抗３５，３６を介してVcc供給端子
に接続されている。トランジスタ３１のベース電
極は抵抗５３，５５の接続点に直接接続されて中
間の基準電圧VMを受けるが、トランジスタ３２
のベース電極は端子Ｉに直結されて入来サンドキ
ヤツスルパルスを受ける。
比較器４０はエミツタ電極を互いに接続して差
動増幅器型に構成された１対のNPNトランジス
タ４１，４２を含んでいる。このトランジスタ４
１，４２の電流源は、コレクタ電極がトランジス
タ４１，４２のエミツタ電極の接続点に直結さ
れ、ベース電極が＋Vb供給端子に接続され、エ
ミツタ電極がエミツタ抵抗４４を介して接地され
たNPNトランジスタ４３によつて形成されてい
る。トランジスタ４１，４２のコレクタ電極はそ
れぞれ負荷抵抗４５，４６を介してVcc供給端子
に接続されている。トランジスタ４１のベース電
極は抵抗５５，５７の接続点に直結されて低い基
準電圧VLを受けるが、トランジスタ４２のベー
ス電極に入来サンドキヤツスルパルスを供給する
結合路は、コレクタ電極が接地され、ベース電極
が端子Ｉに直結され、エミツタ電極がトランジス
タ４２のベース電極に直結されると同時にエミツ
タ抵抗７４を介して＋Vcc供給端子に接続された
PNPトランジスタ７５の形成するエミツタホロ
ワにより与えられる。
１対の差動増幅器６０，７０とNPNトランジ
スタ７３が互いに結合されてエミツタホロワトラ
ンジスタ７５の形成するサンドキヤツスルパルス
結合路を選択的に遮断する制御系が形成されてい
る。差動増幅器６０はエミツタを互いに接続して
共通のエミツタ抵抗６３を介して＋Vcc供給端子
に接続された１対のPNPトランジスタ６１，６
２を含み、比較器２０の出力に応動する。この比
較器の出力端子Ｈ（比較トランジスタ２１のコレ
クタ電極）は増幅トランジスタ６１のベース電極
に直結され、出力端子H′（比較トランジスタ２２
のコレクタ電極）は増幅トランジスタ６２のベー
ス電極に直結されている。トランジスタ６２のコ
レクタ電極は接地されている。
増幅トランジスタ６１は、エミツタ電極を互い
に接続してトランジスタ６１のコレクタ電極に直
結された１対のPNPトランジスタ７１，７２を
含む差動増幅器７０の選択作動電流源の働らきを
する。差動増幅器７０はその増幅トランジスタ７
１のベース電極が出力端子Ｍ（比較トランジスタ
３１のコレクタ電極）に直結され、増幅トランジ
スタ７２のベース電極が出力端子M′（比較トラン
ジスタ３２のコレクタ電極）に直結されて、比較
器３０の出力に応動する。トランジスタ７１のコ
レクタ電極は接地されている。
トランジスタ７２のコレクタ電流はNPN制御
トランジスタ７３とダイオード７６によつて形成
される電流ミラーに入力として供給される。制御
トランジスタ７３はベース電極をトランジスタ７
２のコレクタ電極とダイオード７６の陽極に直結
され、エミツタ電極を直接接地されると共にダイ
オード７６の陰極に直結され、コレクタ電極を比
較器４０の比較トランジスタ４２のベース電極に
直結されている。
第１図の回路はさらに端子H′に生ずる比較器
２０の出力と端子M′に生ずる比較器３０の出力
にそれぞれ応動する１対の入力を持つ論理回路８
０を含んでいる。この論理回路８０は排他的論理
和機能を行うもので、以下第１図の回路の動作の
説明において詳細に説明するように、第３図の波
形ｐで示す形の出力を発生する。
端子Ｉのサンドキヤツスルパルス列が基底レベ
ルVBを示すとき、比較器２０，３０，４０の各
信号入力の電圧（すなわちトランジスタ２２，３
２，４２のベース電極の電圧）はそれぞれその比
較器の基準入力の基準電位（すなわちトランジス
タ２１，３１，４１のベース電極の電位）より充
分低いため、信号で駆動される各比較トランジス
タ２２，３２，４２は遮断される。この場合、基
準電位で駆動される各比較トランジスタ２１，３
１，４１は各電流源トランジスタ２３，３３，４
３を通る電流の全部を通し、比較器の出力端子
Ｈ，Ｍ，Ｌの（トランジスタ２１，３１，４１の
各コレクタ電極の）電位は低く、出力端子H′，
M′，L′の（トランジスタ２２，３２，４２の各
コレクタ電極の）電位は高くなる。
この条件下では差動増幅器６０のトランジスタ
６１は導通するが、トランジスタ６２は遮断され
る。差動増幅器７０を付勢するためトランジスタ
６１の供給する電流はトランジスタ７１を介して
大地に流れるが、トランジスタ７２は遮断されて
ダイオード７６と制御トランジスタ７３を除勢す
る。論理回路８０はその２入力が高レベルになつ
て低い基底レベルの出力を生成する。
映像管バイアス制御期間の外側の線期間の消去
部中に、サンドキヤツスルパルス列が帰線消去レ
ベルVRBまで上昇すると、トランジスタ４２のベ
ース電極の電圧がVL以上に充分上昇してトラン
ジスタ４１を遮断し、トランジスタ４３から供給
される全電流がトランジスタ４２を通るようにす
るから、比較器４０は他の動作状態に転換する。
出力端子L′の電位は低下するが出力端子Ｌの電位
は上昇する。帰線消去レベルVRBは基準レベル
VM，VHより低いから、比較器３０，２０の動作
状態がトランジスタ３２，３３が遮断状態のまま
でVRBレベルの出現により影響されることはな
い。トランジスタ６１，７２は上述の導通状態を
持続し、論理回路８０の出力は低い基底レベルの
ままでなる。
しかし、端子ＩのバーストゲートレベルVBGへ
の信号の上昇の後部ポーチ部の間に両比較器２
０，３０の動作状態が変り、トランジスタ２１，
３１が遮断される。出力端子Ｈ，Ｍの電位は高く
なるが、出力端子H′，M′の電位は低くなる。こ
の状態では差動増幅器６０のトランジスタ６２が
導通するが、トランジスタ６１は遮断されて差動
増幅器７０を停止する。従つてダイオード７６と
制御トランジスタ７３は遮断状態のままで、論理
回路８０は両入力が低レベルとなるため、低い基
底レベルの出力の供給を続ける。比較器４０の出
力はVBGレベルへの信号の上昇により影響を受け
ず、出力端子Ｌの電位は高レベルのまま、出力端
子L′の電位は低レベルのままである。
バーストゲートパルス期間の終りに信号が帰線
消去レベルVRBに戻ると、比較器２０，３０はそ
の初期動作状態に復帰するが、比較器４０は端子
Ｌに高電位を、端子L′に低電位を呈し続ける。論
理回路の出力は低い基底レベルを持続する。帰線
消去期間の終りに信号レベルが基底レベルVBに
戻ると、比較器４０は比較器２０，３０をもとの
動作状態に戻す。
上述の動作は反復する映像管バイアス制御期間
の外側で得られる状態について述べたが、以下に
述べるように各映像管バイアス制御期間中には異
なる状態が与えられる。映像管バイアス制御期間
の始めに、端子Ｉの信号レベルがVRBレベルから
自動映像管バイアス制御関係のレベル（中間基準
レベルと高基準レベルの間）まで上昇する。比較
器３０の動作状態はその初期（基底レベル）状態
から転換されるが、比較器２０の動作状態はその
初期状態から転換されない。出力端子Ｍの電位は
高くなり、出力端子M′の電位は低くなるが、出
力端子Ｈの電位は低いまま、出力端子H′の電位
は高いままである。
この状態において、トランジスタ６１は導通し
て差動増幅器７０を付勢するが、差動増幅器７０
のトランジスタ７１は遮断され、トランジスタ７
２は導通してダイオード７６と制御トランジスタ
７３による導通を可能にする。制御トランジスタ
７３の導通によつてトランジスタ４２のベース電
極が低電位に固定されてエミツタホロワトランジ
スタ７５を除勢し、比較器４０をその初期状態に
転換させる。従つて映像管バイアス制御期間を通
じ、出力端子Ｌの電位は低く、出力端子L′の電位
は高くなる。
第３図の波形rbは比較器４０の端子Ｌに得られ
る出力パルス列を表わす。このパルス列rbは帰線
消去用に適するが映像管バイアス制御期間に含ま
れる７走査線期間中（所望通り）消去する正向き
パルスを含んでいる。制御系６０，７０，７６，
７３の動作により、比較器４０はVAKレベルのパ
ルス成分への応動を選択的に阻止される。
映像管バイアス制御期間中論理回路８０の入力
は互いに異なり、端子M′から低電位が、端子
H′から高電位が供給される。従つて論理回路８
０の出力は映像管バイアス制御期間中高い。第３
図の波形ｐで示すように論理回路８０の出力は映
像管バイアス制御期間のタイミングを独特的に表
わし、VBGレベル期間中にパルスが生じない正向
きパルス列である。
波形knは比較器２０の出力端子H′に生ずる出
力パルス列を表わす。このパルス列knはバース
トゲート用その他の後部ポーチのキーイング用に
適する負向きパルスを含むが、このパルスは映像
管バイアス制御期間の占める７走査線区間中（所
望通り）消去する。
この発明の今１つの実施例を第２図に示す。第
２図のサンドキヤツスルパルス復号器も、動作電
位源の＋Vcc端子と接地端子の間に接続された共
通の分圧器９０を備える３組の比較器１００，１
２０，１４０を含んでいる。分圧器９０は端子＋
VR1，＋VR3，＋VR5，＋VR6に（順次正電圧レベ
ルの高くなる）複数の基準直流電圧を発生する。
第２図の端子Ｉに生ずるサンドキヤツスルパル
ス列の帰線消去レベルVRBは端子＋VR1，＋VR3の
各基準電位の間になる。また自動映像管バイアス
制御関係レベルVAKは端子＋VR3，＋VR5の各基
準電位の間に来るが、バーストゲートレベルVBG
は端子＋VR5の基準電位より高い。
電圧比較器１００はエミツタ電極を互いに接続
した１対のNPNトランジスタ１０１，１０２を
含み、このトランジスタ１０１，１０２のエミツ
タ電極接続点にコレクタ電極を直結したNPNト
ランジスタ１０３が電流源として働らく。電流源
トランジスタ１０３のベース電極は＋Vbバイア
ス端子に接続され、エミツタ電極はエミツタ抵抗
１０４を介して接地されている。
分圧器９０によつて発生される最低の基準電位
は端子＋VR1から比較トランジスタ１０２のベー
ス電極に供給される。サンドキヤツスルパルス入
力端子Ｉに生ずるサンドキヤツスルパルスは抵抗
９１を介して比較トランジスタ１０１のベース電
極が直結されたサンドキヤツスルパルス供給端子
SCに供給される。PNPクランプトランジスタ９
２はエミツタ電極を端子SCに接続され、コレク
タ電極を接地され、ベース電極を（分圧器９０の
発生する最高の基準電位の生ずる）端子＋VR6に
接続されている。このトランジスタ９２は通常非
導通であるが、この存在によつて端子SCのサン
ドキヤツスルパルス列の正方向の最大振れが確実
に端子＋VR6の基準電位より1Vbeだけ高い電位
に限定される。
比較トランジスタ１０１の動的負荷は双コレク
タPNPトランジスタ１０５により与えられる。
この負荷トランジスタ１０５のエミツタ電極は＋
Vcc供給端子に接続され、コレクタ電極１０７は
そのベース電極に直結されると共に、比較トラン
ジスタ１０１のコレクタ電極に直結され、他のコ
レクタ電極１０８はその比較トランジスタ１０１
のコレクタ電流の鏡像電流をNPNエミツタホロ
ワトランジスタ１１２のベース電極に供給する。
トランジスタ１１２のコレクタ電極は正の電源端
子VSに直結され、エミツタ電極は第１の復号器
出力端子BRPに直結されると共に、エミツタ抵
抗１１４を介して接地されている。このエミツタ
ホロワトランジスタ１１２のベース・エミツタ電
路は抵抗１１３により側路されている。
比較トランジスタ１０２用の動作負荷は多コレ
クタPNPトランジスタ１０６によつて与えられ
る。この負荷トランジスタ１０６のエミツタ電極
は＋Vcc供給端子に接続され、コレクタ電極１０
９はそのベース電極と比較トランジスタ１０２の
コレクタ電極とに直結され、次のコレクタ電極１
１０は比較トランジスタ１０２のコレクタ電流の
鏡像電流をNPNエミツタホロワトランジスタ１
１５のベース電極に供給する。トランジスタ１１
５のコレクタ電極は＋VS供給端子に直結され、
エミツタ電極は第２の復号器出力端子BRNに直
結されると共に、エミツタ抵抗１１７を介して接
地されている。エミツタホロワトランジスタ１１
５のベース・エミツタ電路は抵抗１１６により側
路されている。
負荷抵抗トランジスタ１０６は比較トランジス
タ１０２のコレクタ電流の鏡像電流を下述の制御
回路網に供給する第３のコレクタ電極１１１を有
する。
電圧比較器１２０はエミツタ電極を互いに接続
した１対のNPNトランジスタ１２１，１２２を
含み、このトランジスタ１２１，１２２のエミツ
タ電極接続点にコレクタ電極を直結したNPNト
ランジスタ１２３は電流源として働らく。電流源
トランジスタ１２３のベース電極＋Vbバイアス
供給端子に接続され、エミツタ電極はエミツタ抵
抗１２４を介して接地されている。
分圧器９０により端子＋VR3に発生された中間
の１つの基準電位が比較トランジスタ１２２のベ
ース電極に供給されている。PNPトランジスタ
１６３はエミツタホロワ構成になつていて、サン
ドキヤツスルパルス供給端子SCのサンドキヤツ
スルパルスを比較トランジスタ１２１のベース電
極に供給する。このトランジスタ１６３のベース
電極は端子SCに直結され、コレクタ電極は接地
され、エミツタ電極は比較トランジスタ１２１の
ベース電極に直結されると共に、エミツタ抵抗１
６１を介して正の電源端子＋VS′に接続されてい
る。エミツタホロワトランジスタ１６３のエミツ
タ電極と大地の間にはコンデンサ１６２が挿入さ
れている。
比較トランジスタ１２１の動作負荷は多コレク
タPNPトランジスタ１２５によつて与えられる。
このトランジスタ１２５のエミツタ電極は＋Vcc
電源端子に接続され、コレクタ電極１２７はその
ベース電極と比較トランジスタ１２１のコレクタ
電極とに直結され、他のコレクタ電極１２８，１
２９は互いに接続されて比較トランジスタ１２１
のコレクタ電流の鏡像電流をNPNエミツタホロ
ワトランジスタ１３２のベース電極に供給する。
トランジスタ１３２のコレクタ電極は＋VS電源
端子に直結され、エミツタ電極は第３の復号器出
力端子Ｐに直結されると共に、エミツタ抵抗１３
４を介して接地されている。エミツタホロワトラ
ンジスタ１３２のベース電極と大地の間には抵抗
１３３が挿入されている。
比較トランジスタ１２２の動作負荷は双コレク
タPNPトランジスタ１２６によつて与えられる。
この負荷トランジスタ１２６のエミツタ電極は＋
Vcc電源端子に接続され、一方のコレクタ電極１
３０はそのベース電極と比較トランジスタ１２２
のコレクタ電極とに直結され、他方のコレクタ電
極１３１は比較トランジスタ１２２のコレクタ電
流の鏡像電流をNPNエミツタホロワトランジス
タ１３７のベース電極に供給する。このトランジ
スタ１３７のコレクタ電極は＋VS電源に直結さ
れ、エミツタ電極は第４の復号器出力端子RBに
直結されると共に、エミツタ抵抗を介して接地さ
れている。エミツタホロワトランジスタ１３７の
ベース・エミツタ電路は抵抗１３８により側路さ
れている。
エミツタホロワトランジスタ１３７のベース電
極はNPN制御トランジスタ１３５のコレクタ電
極１１１に直結され、制御トランジスタ１３５の
エミツタ電極は接地され、ベース電極は比較器１
００の負荷トランジスタ１０６のコレクタ電極に
直結されている。制御トランジスタ１３５のベー
ス・エミツタ電路は抵抗１３６で側路されてい
る。
電圧比較器１４０はエミツタ電極をダイオード
１４１Ｄ，１４２Ｄの直列接続を介して互いに接
続した１対のNPNトランジスタ１４１，１４２
を含んでいる。ダイオード１４１Ｄ，１４２Ｄは
互いに陰極を結合され、ダイオード１４１Ｄの陽
極は比較トランジスタ１４１のエミツタ電極に、
ダイオード１４２Ｄの陽極は比較トランジスタ１
４２のエミツタ電極にそれぞれ接続されている。
電流源トランジスタ１４３のベース電極は＋Vb
バイアス電源に接続され、エミツタ電極はエミツ
タ抵抗１４４を介して接地されている。
分圧器９０の生成する第２番目に高い基準電位
は端子＋VR5から比較トランジスタ１４２のベー
ス電極に供給される。比較トランジスタ１４１の
ベース電極は端子SCに直結されて入来サンドキ
ヤツスルパルスを受入れる。
比較トランジスタ１４１の動的負荷は多コレク
タPNPトランジスタ１４５によつて与えられる。
この負荷トランジスタ１４５のエミツタ電極は＋
Vcc供給端子に接続され、コレクタ電極１４７は
そのベース電極と比較トランジスタ１４１のコレ
クタ電極とに直結され、コレクタ電極１４８は比
較トランジスタ１４１のコレクタ電流の鏡像電流
をNPNエミツタホロワトランジスタ１５２のベ
ース電極に供給する。トランジスタ１５２のコレ
クタ電極は＋VS電源に直結され、エミツタ電極
は第５の復号器出力端子KPに直結されると共に、
エミツタ抵抗１５４を介して接地されている。エ
ミツタホロワトランジスタ１５２のベース・エミ
ツタ電路は抵抗１５３により側路されている。
負荷トランジスタ１４５の第３のコレクタ電極
１４９は比較トランジスタ１４１のコレクタ電流
の他の鏡像電流をNPN制御トランジスタ１６０
のベース電極に供給する。制御トランジスタ１６
０のエミツタ電極は接地され、そのコレクタ電極
は比較トランジスタ１２１（比較器１２０）のベ
ース電極に直結されている。
比較トランジスタ１４２の動的負荷は双コレク
タPNPトランジスタ１４６によつて与えられる。
この負荷トランジスタ１４６のエミツタ電極は＋
Vcc電源端子に接続され、一方のコレクタ電極１
５０はそのベース電極と比較トランジスタ１４２
のコレクタ電極とに直結され、他方のコレクタ電
極１５１は比較トランジスタ１４２のコレクタ電
流の鏡像電流をNPNエミツタホロワトランジス
タ１５５のベース電極に供給する。トランジスタ
１５５のコレクタ電極は＋VS電源に直結され、
エミツタ電極は第６の復号器出力端子KNに直結
されると共に、エミツタ抵抗１５７を介して接地
されている。エミツタホロワトランジスタ１５５
のベース・エミツタ電路は抵抗１５６によつて側
路されている。
第３図の波形brn，ｐ，rb，knはそれぞれ第
２、第３、第４および第６の復号器出力端子
BRN，Ｐ，RB，KNに生ずる出力パルス列を示
す。第２の復号器出力端子BRPに生ずるパルス
列の波形は波形brnの反転波形に対応し、第５の
復号器出力端子KPに生ずるパルス列の波形は波
形knの反転波形に対応することが判る筈である。
第２図の復号器の動作時において、端子Ｉのサ
ンドキヤツスルパルス列が基底レベルVBを示す
ときは、比較器１００，１２０，１４０の動作状
態がすべて同じで、各信号駆動比較トランジスタ
１０１，１２１，１４１が遮断状態にある。この
結果、各エミツタホロワトランジスタ１１２，１
３２，１５２もまた遮断され、復号器出力端子
BRP，Ｐ，KPが低い基底レベルを呈する。エミ
ツタホロワトランジスタ１１５，１５５はそれぞ
れ負荷トランジスタ１０６，１４６から供給され
る電流に応じて導通するから、復号器出力端子
BRNとKNは高い基底レベルを示すが、復号器
出力端子RBは低い基底レベルを呈する。負荷ト
ランジスタ１２６は導通しているが、エミツタホ
ロワトランジスタ１３７のベース電極は制御トラ
ンジスタ１３５の導通により引下げられるため、
エミツタホロワトランジスタ１３７は遮断状態に
保たれる。
映像管バイアス制御期間の外側の線走査期間の
ブランキング部中において、サンドキヤツスルパ
ルス列が帰線消去レベルVRBまで上昇すると、ト
ランジスタ１０１のベース電極の電圧が端子＋
VR1の基準電圧より充分上に上昇してトランジス
タ１０２を遮断し、トランジスタ１０３の供給す
る全電流をトランジスタ１０１に流すため、比較
器１００は異なる動作状態に切換わる。エミツタ
ホロワトランジスタ１１２が導通すると出力端子
BRPの電圧が高くなり、エミツタホロワトラン
ジスタ１１５が導通すると出力端子BRNの電圧
が低くなる。
帰線消去レベルVRBは端子＋VR3，＋VR5の基準
電位より低いから、比較器１２０と１４０の動作
状態はVRBレベルの出現によつて影響されず、ト
ランジスタ１２１，１４１は遮断状態を維持す
る。従つて出力端子Ｐ，KP，KNはそれぞれそ
の基底レベルを保つが、制御トランジスタ１３５
が導通を止めると出力端子RBの電圧が高くな
り、エミツタホロワトランジスタ１３７のベース
電極を解放してその導通を開始する。
端子ＩのバーストゲートレベルVBGまで信号が
上昇する後部ポーチの発生中は、比較器１４０の
動作状態が変り、トランジスタ１４２が遮断され
る。エミツタホロワトランジスタ１５２が導通す
ると出力端子KPの電圧が高くなり、エミツタホ
ロワトランジスタ１５５が導通を止めると出力端
子KNの電圧が低くなる。
バーストゲートレベルVBGが端子＋VR3の基準
電位より高いという事実に拘らず、比較器１２０
は、（比較器１４０が動作状態を変えたとき負荷
トランジスタ１４５の導通に応じて導通する）制
御トランジスタ１６０の動作により、VBGレベル
への信号上昇に応じて動作状態を変えない。制御
トランジスタ１６０の導通により比較トランジス
タ１２１のベース電極は端子＋VR3の基準電位よ
り充分低く保たれ、エミツタホロワトランジスタ
１６３が遮断されて比較トランジスタ１２１のベ
ース電極を端子SCから絶縁する。VBGレベルへの
信号の上昇中に比較器１２０の動作状態に過渡変
化が起る可能性をなくするため、抵抗１６１とコ
ンデンサ１６２が共働して、比較器１２０の動作
状態に変化が生じ得る以前に制御トランジスタ１
６０が確実に導通を始めるように、トランジスタ
１２１のベース電極の電位上昇を充分遅らせる。
比較器１００，１２０の出力はVBGレベルへの
信号上昇によつて撹乱されないために、VBGレベ
ルの出現中出力端子BRPとRBは高レベルに、出
力端子BRNとＰは低レベルに保たれる。
バーストゲートパルスの終りに信号が帰線消去
レベルVRBに戻ると、比較器１４０はその初期動
作状態に復帰し、出力端子KPが低レベルに、出
力端子KNが高レベルになる。出力端子BRPと
RBは高レベル、出力端子BRNとＰは高レベルの
ままである。
水平ブランキング期間の終りに信号が基底レベ
ルVBに戻ると、比較器１００が比較的１２０，
１４０と共に初期動作状態になり、端子BRPと
RBを低い基底レベルに、端子BRNを高い基底レ
ベルに戻す。
映像管バイアス制御期間中に端子Ｉの信号が
AKB関係レベルVAKになると、比較器１００，
１２０が何れもその初期（基底レベル）動作状態
から切換えられる。エミツタホロワトランジスタ
１１２，１３２による導通のため出力端子BRP
とＰが高レベルになり、エミツタホロワトランジ
スタ１１５が導通しないため出力端子BRNは低
レベルになる。負荷トランジスタ１２６の遮断に
よる制御トランジスタ１３５の遮断に拘らず、出
力端子RBは低レベルにある。
VAKレベルは端子＋VR5の基準電位より低いた
め、VAKレベルの出現によつて比較器１４０の動
作状態が変ることはない。従つて映像管バイアス
制御期間を通じ、出力端子KPは高い基底状態に、
出力端子KBは低い基底状態に保たれる。
端子KP，KNに生成される（前記米国特許願
第561176号明細書に詳述された）バーストゲート
その他の後部ポーチキーイング用に適する出力パ
ルス列は、各映像管バイアス制御期間にパルスが
出現しない特長を有する。また端子Ｐに生ずる出
力パルス列は反復する映像管バイアス制御期間を
独特に表示し、その他の全期間中パルスが出現し
ない特長を有する。また端子RBの帰線消去に適
する出力パルスは反復する映像管バイアス制御期
間中パルスが出現しない特長を有する。端子
BRP，BRNの出力パルス列は、パルスの出現が
端子Ｐ，RBの出力におけるパルスの出現の組合
せに対応し、上記米国特許願第561176号明細書に
詳述されたように輝度制御キーイング用に有用で
ある。
トランジスタ１３５，１３７は共働して各比較
器１００，１２０の生成する入力に対して論理機
能を行うことが判る。負荷トランジスタ１０６，
１２６の双方が同時に導通しているとき、すなわ
ち基底レベルVBの出現中およびその両負荷トラ
ンジスタ１０６，１２６が同時に遮断されている
とき、すなわちAKB関係レベルVAKの出現中は、
出力端子RBが低レベルのままであるが、帰線消
去レベルVRBまたはバーストゲートレベルVBGの
出現中、負荷トランジスタ１０６の遮断が負荷ト
ランジスタ１２６の導通を伴うときは、出力端子
RBが高レベルになる。
上述の３つの入力条件に対して、トランジスタ
１３５，１３７で形成された回路は排他的オアゲ
ートのように動作する。トランジスタ１３５，１
３７で形成されたこの回路は第４の入力条件（負
荷トランジスタ１０６が導通で、負荷トランジス
タ１２６が遮断）に対して排他的オアゲート応答
を示さないが、このような入力条件は第２図の復
号器の動作では起らない。
【図面の簡単な説明】
第１図および第２図はこの発明によつて構成さ
れたカラーテレビ受像機用のサンドキヤツスルパ
ルス復号器回路の２つの実施例の部分ブロツク回
路図、第３図は第１図および第２図の回路の動作
の説明を助ける波形図である。 ３０，１４０……第１の電圧比較手段、４０，
１２０……第２の電圧比較手段、７３，１６０…
…制御手段、VBG……第１の電圧レベル、VRB…
…第２の電圧レベル、VAK……第３の電圧レベ
ル、VM，VR5……第１の基準電圧、VL，VR3…
…第２の基準電圧。

Claims (1)

    【特許請求の範囲】
  1. １ 第１の電圧レベルを示す第１のパルス成分
    と、この第１の電圧レベルより低い第２の電圧レ
    ベルを示す第２のパルス成分と、上記第１および
    第２の電圧レベルの中間の第３の電圧レベルを示
    す第３のパルス成分とを含む３レベルパルスを含
    むことを特徴とするパルス列をパルス入力端子に
    供給するサンドキヤツスル・パルス源と共に使用
    されるものであつて；上記３レベルパルス列をそ
    の電圧レベルの１つとその次に高いものとの間の
    電圧レベルを持つ第１の基準電圧と比較する第１
    の電圧比較手段と、上記３レベルパルス列をそれ
    の上記１つと上記その次に高いものの双方より低
    い電圧レベルを持つ第２の基準電圧と比較する第
    ２の電圧比較手段と通常上記パルス入力端子から
    上記第２の電圧比較手段に信号を結合する手段と
    を含み、上記３レベルパルス列が上記第２の基準
    電圧を超える電圧レベルを示すときキーイングパ
    ルスを発生する手段と、このキーイングパルス発
    生手段に結合され、上記第１の電圧比較手段の出
    力に応じて、上記３レベルパルス列が上記その次
    に高い電圧レベルを示すとき上記キーイングパル
    スの発生を阻止する制御手段と、を具備し、この
    制御手段が上記第１の電圧比較手段の上記出力に
    応じて上記信号結合手段を不作動とする手段を含
    むものである、サンドキヤツスル・パルス復号
    器。
JP59263736A 1983-12-14 1984-12-12 サンドキヤツスル・パルス復号器 Granted JPS60145790A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US561331 1983-12-14
US06/561,331 US4555722A (en) 1983-12-14 1983-12-14 Tri-level sandcastle pulse decoder

Publications (2)

Publication Number Publication Date
JPS60145790A JPS60145790A (ja) 1985-08-01
JPH0262077B2 true JPH0262077B2 (ja) 1990-12-21

Family

ID=24241507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59263736A Granted JPS60145790A (ja) 1983-12-14 1984-12-12 サンドキヤツスル・パルス復号器

Country Status (12)

Country Link
US (1) US4555722A (ja)
EP (1) EP0148606B1 (ja)
JP (1) JPS60145790A (ja)
KR (1) KR920008651B1 (ja)
AT (1) ATE37464T1 (ja)
AU (1) AU572600B2 (ja)
CA (1) CA1219339A (ja)
DE (1) DE3474242D1 (ja)
ES (1) ES538371A0 (ja)
HK (1) HK88193A (ja)
PT (1) PT79548B (ja)
SG (1) SG45391G (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549202A (en) * 1983-12-14 1985-10-22 Rca Corporation Trilevel sandcastle pulse encoding/decoding system
US4558355A (en) * 1983-12-14 1985-12-10 Rca Corporation Trilevel sandcastle pulse encoder
US5075567A (en) * 1989-06-26 1991-12-24 Nec Corporation Electronic switch circuit
EP0562413B1 (en) * 1992-03-25 2008-05-07 THOMSON multimedia Circuit for synchronizing an on-screen-display (OSD) on a picture screen

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4293947A (en) * 1977-10-12 1981-10-06 Ford Motor Company Information handling system
US4263610A (en) * 1980-01-18 1981-04-21 Rca Corporation Controlled output composite keying signal generator for a television receiver
US4337478A (en) * 1980-11-26 1982-06-29 Rca Corporation Composite timing signal generator with predictable output level
US4371793A (en) * 1981-04-24 1983-02-01 Rca Corporation Dual-mode control signal generating apparatus
US4549202A (en) * 1983-12-14 1985-10-22 Rca Corporation Trilevel sandcastle pulse encoding/decoding system
US4558355A (en) * 1983-12-14 1985-12-10 Rca Corporation Trilevel sandcastle pulse encoder

Also Published As

Publication number Publication date
HK88193A (en) 1993-09-03
KR920008651B1 (ko) 1992-10-08
SG45391G (en) 1991-07-26
KR850005212A (ko) 1985-08-21
PT79548A (en) 1984-12-01
AU3654584A (en) 1985-06-20
AU572600B2 (en) 1988-05-12
ES8602316A1 (es) 1985-11-01
CA1219339A (en) 1987-03-17
EP0148606B1 (en) 1988-09-21
DE3474242D1 (en) 1988-10-27
EP0148606A1 (en) 1985-07-17
US4555722A (en) 1985-11-26
PT79548B (en) 1986-08-28
JPS60145790A (ja) 1985-08-01
ATE37464T1 (de) 1988-10-15
ES538371A0 (es) 1985-11-01

Similar Documents

Publication Publication Date Title
US4446443A (en) Amplifier having reduced power dissipation and improved slew rate
US3927255A (en) Black level clamping circuit for a television signal processor
JPH0262077B2 (ja)
DK163856B (da) Manuelt forstaerkningsforindstilleligt drivtrin i et automatisk billedroersforspaendingsstyringsanlaeg til billedroer
US4549202A (en) Trilevel sandcastle pulse encoding/decoding system
US5345117A (en) Synchronous separating circuit
JPS60206291A (ja) 誤差補償制御装置
JPH0356515B2 (ja)
US3524021A (en) Noise-immune synchronization pulse separation and automatic gain control circuitry
GB2082872A (en) Keying signal generator with false output immunity
JPS6234489A (ja) 信号処理回路
JP3106665B2 (ja) 陰極線管のカソード電流検出装置
US3767854A (en) Delay of video amplifier d.c. bias change to accomodate rise/fall of kinescope high voltage after turn on/off of receiver
US4580068A (en) Keyed low impedance voltage source
US5774188A (en) Black and white video signal detector for detecting the absence of a burst signal from a video signal
JP2572975B2 (ja) 直流分再生回路
JPH0410767B2 (ja)
KR830002527B1 (ko) 비데오 신호처리 회로
JPS6129188B2 (ja)
JPH0130346B2 (ja)
EP0070895A1 (en) Amplifier having reduced power dissipation and improved slew rate
JPS5918903B2 (ja) ブランキング回路
JPS6326164A (ja) ブラウン管カソ−ド印加電圧制限回路
JPS61148981A (ja) 信号切換回路
JPS5975791A (ja) ゲ−トパルス発生回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term