JPS6326164A - ブラウン管カソ−ド印加電圧制限回路 - Google Patents
ブラウン管カソ−ド印加電圧制限回路Info
- Publication number
- JPS6326164A JPS6326164A JP17015186A JP17015186A JPS6326164A JP S6326164 A JPS6326164 A JP S6326164A JP 17015186 A JP17015186 A JP 17015186A JP 17015186 A JP17015186 A JP 17015186A JP S6326164 A JPS6326164 A JP S6326164A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- collector
- video output
- voltage
- matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はカラーテレビジョン受像機や投射形カラーテ
レビジョン受像機等に適用されるブラウン管カソード印
加電圧制限回路に関するものである０ 〔従来の技術〕 第８図は従来のブラウン管カソード印加電圧制限回路を
示すものである。同図において、（１）はブラウン管、
（２）はコレクタがカソード抵抗体（３）を介して上記
ブラウン管（１）のカソードに接続された映像出力トラ
ンジスタ、（４）はコレクタが上記映像出力トランジス
タ（２）のエミッタに接続されて輝度信号や色差信号が
印加されるマトリクストランジスタである。（５）は上
記カソードが上記映像出力トランジスタ（２）のコレク
タに接続されたスイッチングダイオード、（６）は上記
スイッチングダイオード（５）のアノードとグランド間
に介挿された直流電源であり、ブラウン管（１）のカソ
ード印加電圧を一定に制限するように電圧値が設定され
ている、つぎに、動作について説明する。
レビジョン受像機等に適用されるブラウン管カソード印
加電圧制限回路に関するものである０ 〔従来の技術〕 第８図は従来のブラウン管カソード印加電圧制限回路を
示すものである。同図において、（１）はブラウン管、
（２）はコレクタがカソード抵抗体（３）を介して上記
ブラウン管（１）のカソードに接続された映像出力トラ
ンジスタ、（４）はコレクタが上記映像出力トランジス
タ（２）のエミッタに接続されて輝度信号や色差信号が
印加されるマトリクストランジスタである。（５）は上
記カソードが上記映像出力トランジスタ（２）のコレク
タに接続されたスイッチングダイオード、（６）は上記
スイッチングダイオード（５）のアノードとグランド間
に介挿された直流電源であり、ブラウン管（１）のカソ
ード印加電圧を一定に制限するように電圧値が設定され
ている、つぎに、動作について説明する。
輝度信号は、映像出力トランジスタ（２）のコレクタか
ら明るくなるにしたがって電位が下がる負極性で出力さ
れる。その信号の振幅が、あらかじめ設定されている直
流電源（６）の電圧ぷ下になろうとしたとき、ダイオー
ド（５）がＯＮとなり、その電圧値に固定される。この
ようにして白ピークが、制限される。
ら明るくなるにしたがって電位が下がる負極性で出力さ
れる。その信号の振幅が、あらかじめ設定されている直
流電源（６）の電圧ぷ下になろうとしたとき、ダイオー
ド（５）がＯＮとなり、その電圧値に固定される。この
ようにして白ピークが、制限される。
従来のこの種印加電圧制限回路は以上のように構成され
ており、映像出力トランジスタ（２）のコレクタに出力
された映像信号は、このトランジスタ（２）のコレクタ
に接続されているスイッチングダイオード（５）の浮遊
容量（接合容ｆｆ１）の影響を直接受けることになる。
ており、映像出力トランジスタ（２）のコレクタに出力
された映像信号は、このトランジスタ（２）のコレクタ
に接続されているスイッチングダイオード（５）の浮遊
容量（接合容ｆｆ１）の影響を直接受けることになる。
すなわち上記スイッチングダイオード（５）の浮遊容量
が映像出力トランジスタ（２）の浮遊容量に並列接続さ
れている状態で大きな浮遊容量となり、映像信号の周波
数特性が悪化するという問題があった。
が映像出力トランジスタ（２）の浮遊容量に並列接続さ
れている状態で大きな浮遊容量となり、映像信号の周波
数特性が悪化するという問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、映像出力の周波数特性がスイッチングダイオ
ードの浮遊容量で悪化する詔それのないブラウン管カン
ード印加電圧ＩＩＪ限回路を提供することを目的とする
。
たもので、映像出力の周波数特性がスイッチングダイオ
ードの浮遊容量で悪化する詔それのないブラウン管カン
ード印加電圧ＩＩＪ限回路を提供することを目的とする
。
この発明に係るブラウン管カソード印加電圧制限回路は
、映像出力トランジスタのエミッタとマトリクストラン
ジスタのコレクタとの間に電流検出用抵抗体を介挿し、
この抵抗体とマトリクストランジスタのコレクタとの接
続点にスイッチングダイオードのカソードを接続し、ア
ノードを別に設けた電圧設定回路の出力側に接続したも
のである。
、映像出力トランジスタのエミッタとマトリクストラン
ジスタのコレクタとの間に電流検出用抵抗体を介挿し、
この抵抗体とマトリクストランジスタのコレクタとの接
続点にスイッチングダイオードのカソードを接続し、ア
ノードを別に設けた電圧設定回路の出力側に接続したも
のである。
この発明においては、輝度信号の白レベルが過大となり
、マトリクストランジスタのコレクタ電圧が設定電圧以
下になろうとすると、スイッチングトランジスタがＯＮ
してマトリクストランジスタへ電流供給するため、マト
リクストランジスタのコレクタ電圧が一定に保たれ、映
像出力トランジスタのコレクタからの映像出力は白ピー
クの制限されたものとなる。この場合、電流検出用抵抗
体の抵抗値を十分小さく選ぶことにより、映像出力に対
するスイッチングダイオードの浮遊容量の影響を抑制す
ることができる。
、マトリクストランジスタのコレクタ電圧が設定電圧以
下になろうとすると、スイッチングトランジスタがＯＮ
してマトリクストランジスタへ電流供給するため、マト
リクストランジスタのコレクタ電圧が一定に保たれ、映
像出力トランジスタのコレクタからの映像出力は白ピー
クの制限されたものとなる。この場合、電流検出用抵抗
体の抵抗値を十分小さく選ぶことにより、映像出力に対
するスイッチングダイオードの浮遊容量の影響を抑制す
ることができる。
以下、この発明の実施例を図面にしたがって説明する。
第１図はこの発明に係るブラウン管カソード印加電圧制
限回路の一例を示すものであり、従来のものと同一部分
については同一符号を付して説明を省略する。
限回路の一例を示すものであり、従来のものと同一部分
については同一符号を付して説明を省略する。
同図において、（７）は映像出力トランジスタ（２）の
エミッタとマトリクストランジスタ（４）のコレクタと
の間に介挿された電流検出用抵抗体である。（８）、・
（９）、 ｎＯは分圧抵抗体、αυは分圧抵抗体１９）
と分圧抵抗体ａｌの接続点Ｑにベースが接続されたイン
ピーダンス変換用トランジスタ、（至）はインピーダン
ス変換用トランジスタαηのエミッタに接続された抵抗
体であり、これら分圧抵抗体（８）〜ｑＯ、インピーダ
ンス変換用トランジスタαυ等により電圧設定回路四が
構成されている。前記映像出力トランジスタ（２）のベ
ースは分圧抵抗体（８）と分圧抵抗体（９）との接続点
Ｐに接続されている。スイッチングダイオード（２）の
アノードは上記インピーダンス変換用トランジスタαυ
のエミッタに接続され、カソードは上記マトリクストラ
ンジスタ（４）のコレクタに接続されている。
エミッタとマトリクストランジスタ（４）のコレクタと
の間に介挿された電流検出用抵抗体である。（８）、・
（９）、 ｎＯは分圧抵抗体、αυは分圧抵抗体１９）
と分圧抵抗体ａｌの接続点Ｑにベースが接続されたイン
ピーダンス変換用トランジスタ、（至）はインピーダン
ス変換用トランジスタαηのエミッタに接続された抵抗
体であり、これら分圧抵抗体（８）〜ｑＯ、インピーダ
ンス変換用トランジスタαυ等により電圧設定回路四が
構成されている。前記映像出力トランジスタ（２）のベ
ースは分圧抵抗体（８）と分圧抵抗体（９）との接続点
Ｐに接続されている。スイッチングダイオード（２）の
アノードは上記インピーダンス変換用トランジスタαυ
のエミッタに接続され、カソードは上記マトリクストラ
ンジスタ（４）のコレクタに接続されている。
つぎに、上記構成の動作について説明する。
輝度信号として第２図（５）に示す波形のものが印加さ
れたとする。電位レベルＬ１ において映像出力の黒
レベルとしたとき、電位レベルＬ１ においては、マ
トリクストランジスタ（４）はＯＦＦに近い状態である
。電位レベルＬ２ において、マトリクストランジス
タ（４）には、より多くのコレクタ電流が流れる。この
とき、マトリクストランジスタ（４）のコレクタ電流と
映像出力トランジスタ（２）のコレクタ電流は、はぼ同
量である。一方、スイッチングダイオード（５）のアノ
ード側の電圧は、抵抗（８）〜αＱならびにインピーダ
ンス変換トランジスタＵυによって設定されている。つ
ぎに電位レベルＬ３（白ピーク）になったとき、マトリ
クストランジスタ（４）のコレクタ電流は上記レベルＬ
２ のときよりも増大する。このため該トランジスタ
（４）のコレクタ電圧が下がろうとする。このコレクタ
電圧が設定電圧以下になると、スイッチングダイオード
（５）がＯＮするので、電流が該ダイオード（５）を通
してマトリクストランジスタ（４）のコレクタに流れ込
む。つまり、マトリクストランジスタ（４）のコレクタ
電圧は上記ダイオード（５）がＯＮするので、上記設定
電圧以下には下がらない。したがって、映像出力トラン
ジスタ（２）のコレクタ電流は、一定値に制限される。
れたとする。電位レベルＬ１ において映像出力の黒
レベルとしたとき、電位レベルＬ１ においては、マ
トリクストランジスタ（４）はＯＦＦに近い状態である
。電位レベルＬ２ において、マトリクストランジス
タ（４）には、より多くのコレクタ電流が流れる。この
とき、マトリクストランジスタ（４）のコレクタ電流と
映像出力トランジスタ（２）のコレクタ電流は、はぼ同
量である。一方、スイッチングダイオード（５）のアノ
ード側の電圧は、抵抗（８）〜αＱならびにインピーダ
ンス変換トランジスタＵυによって設定されている。つ
ぎに電位レベルＬ３（白ピーク）になったとき、マトリ
クストランジスタ（４）のコレクタ電流は上記レベルＬ
２ のときよりも増大する。このため該トランジスタ
（４）のコレクタ電圧が下がろうとする。このコレクタ
電圧が設定電圧以下になると、スイッチングダイオード
（５）がＯＮするので、電流が該ダイオード（５）を通
してマトリクストランジスタ（４）のコレクタに流れ込
む。つまり、マトリクストランジスタ（４）のコレクタ
電圧は上記ダイオード（５）がＯＮするので、上記設定
電圧以下には下がらない。したがって、映像出力トラン
ジスタ（２）のコレクタ電流は、一定値に制限される。
この結果、映像出力となる映像出力トランジスタ（２）
のコレクタ電圧波形は、第２図（３）の信号が輝度信号
として入力したとき、同図（Ｂ）のように白ピークの制
限された波形となる。
のコレクタ電圧波形は、第２図（３）の信号が輝度信号
として入力したとき、同図（Ｂ）のように白ピークの制
限された波形となる。
この白ピーク制限レベルは、分圧抵抗体（ｇ）、 （９
）ならびに電流検出用抵抗体（７）の値を選ぶことによ
って設定できる。
）ならびに電流検出用抵抗体（７）の値を選ぶことによ
って設定できる。
ここで、上記構成においては、電流検出用抵抗体（７）
の値を十分小さく選ぶことが可能である。したがって、
スイッチングダイオード（５）の浮遊容量の映像信号周
波数に対する悪影響を極力抑制することができる。
の値を十分小さく選ぶことが可能である。したがって、
スイッチングダイオード（５）の浮遊容量の映像信号周
波数に対する悪影響を極力抑制することができる。
以上のようにこの発明によれば、映像出力トランジスタ
のエミッタとマトリクストランジスタのコレクタとの間
に電流検出用抵抗体を介挿し、スイッチングダイオード
のカソードをマトリクストランジスタのコレクタに接続
し、アノードを電圧設定回路に接続することにより、上
記スイッチングダイオードのアノード側でブラウン管カ
ソード印加電圧を制限でき、しかも上記ダイオードが映
像出力トランジスタのコレクタ側にないため、映像出力
が上記ダイオードの浮遊容量の影響を受けにくくなり、
良好な周波数特性を得ることができる０
のエミッタとマトリクストランジスタのコレクタとの間
に電流検出用抵抗体を介挿し、スイッチングダイオード
のカソードをマトリクストランジスタのコレクタに接続
し、アノードを電圧設定回路に接続することにより、上
記スイッチングダイオードのアノード側でブラウン管カ
ソード印加電圧を制限でき、しかも上記ダイオードが映
像出力トランジスタのコレクタ側にないため、映像出力
が上記ダイオードの浮遊容量の影響を受けにくくなり、
良好な周波数特性を得ることができる０
第１図はこの発明に係るブラウン管カソード印加電圧制
限回路の一例を示す回路図、第２図面。 （Ｂ）はこの発明の動作説明用の信号波形図、第３図は
従来のブラウン管カソード印加電圧制限回路を示す回路
図である。 （１）・・・ブラウン管、（２）・・・映像出力トラン
ジスタ、（４）・・・マトリクストランジスタ、（５）
・・・スイッチングダイオード、（７）・・・電流検出
用抵抗体、Ｑ・・・電圧設定回路。 なお、図中同一符号は同一もしくは相当部分を示す。
限回路の一例を示す回路図、第２図面。 （Ｂ）はこの発明の動作説明用の信号波形図、第３図は
従来のブラウン管カソード印加電圧制限回路を示す回路
図である。 （１）・・・ブラウン管、（２）・・・映像出力トラン
ジスタ、（４）・・・マトリクストランジスタ、（５）
・・・スイッチングダイオード、（７）・・・電流検出
用抵抗体、Ｑ・・・電圧設定回路。 なお、図中同一符号は同一もしくは相当部分を示す。
Claims (1)
- （１）ブラウン管のカソード側にコレクタが接続され、
かつ電圧設定回路でベース電位が設定された映像出力ト
ランジスタと、上記映像出力トランジスタのエミッタに
電流検出用抵抗体を介してコレクタが接続されたマトリ
クストランジスタと、カソードが上記マトリクストラン
ジスタと電流検出用抵抗体との接続点に接続され、アノ
ードが上記電圧設定回路側に接続されたスイッチングダ
イオードとを具備したことを特徴とするブラウン管カソ
ード印加電圧制限回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17015186A JPS6326164A (ja) | 1986-07-18 | 1986-07-18 | ブラウン管カソ−ド印加電圧制限回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17015186A JPS6326164A (ja) | 1986-07-18 | 1986-07-18 | ブラウン管カソ−ド印加電圧制限回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6326164A true JPS6326164A (ja) | 1988-02-03 |
Family
ID=15899623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17015186A Pending JPS6326164A (ja) | 1986-07-18 | 1986-07-18 | ブラウン管カソ−ド印加電圧制限回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6326164A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645270A (en) * | 1987-06-29 | 1989-01-10 | Matsushita Electric Industrial Co Ltd | High voltage stabilizer |
-
1986
- 1986-07-18 JP JP17015186A patent/JPS6326164A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS645270A (en) * | 1987-06-29 | 1989-01-10 | Matsushita Electric Industrial Co Ltd | High voltage stabilizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2042308A (en) | Automatic crt biasing system | |
| GB919286A (en) | Improvements in or relating to automatic brightness and contrast control circuit arrangements for television receivers | |
| US3693111A (en) | Sawtooth oscillator circuit | |
| JPS6326164A (ja) | ブラウン管カソ−ド印加電圧制限回路 | |
| JPS625559B2 (ja) | ||
| US6211908B1 (en) | Television apparatus with supplementary kinescope blanking and spot burn protection circuitry | |
| KR910006855B1 (ko) | 신호 샘플링 회로 | |
| KR910006459B1 (ko) | 신호 표본화 장치 | |
| US4814880A (en) | Blanking circuit for use in a display apparatus which has a cathode-ray tube | |
| JPH07107323A (ja) | ビデオ表示装置 | |
| US5949499A (en) | Power sensor circuit for a conference system | |
| US3949270A (en) | High voltage regulating circuit | |
| US3778668A (en) | Automatic beam current limiter | |
| JPS5610781A (en) | Automatic brightness correcting circuit of television receiver | |
| CA1283478C (en) | Vertical deflection current generator | |
| KR900010810Y1 (ko) | 모니터의 듀얼 모드 자동 변환 회로 | |
| KR880000668Y1 (ko) | 촬상관의 블랭킹 회로 | |
| JPH0741256Y2 (ja) | 水平シェーデイング補正回路 | |
| JPH05259748A (ja) | ビデオ出力回路 | |
| JPH0326955B2 (ja) | ||
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| JPH0227655Y2 (ja) | ||
| KR830002172B1 (ko) | 자동 키네스코프 바이어스 장치 | |
| JPH073728Y2 (ja) | 陰極線管回路 | |
| JP3048998U (ja) | テレビジョン |