JPH07107323A - ビデオ表示装置 - Google Patents
ビデオ表示装置Info
- Publication number
- JPH07107323A JPH07107323A JP6243480A JP24348094A JPH07107323A JP H07107323 A JPH07107323 A JP H07107323A JP 6243480 A JP6243480 A JP 6243480A JP 24348094 A JP24348094 A JP 24348094A JP H07107323 A JPH07107323 A JP H07107323A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- screen grid
- coupled
- signal vout
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 101100112083 Arabidopsis thaliana CRT1 gene Proteins 0.000 description 1
- 101100238301 Arabidopsis thaliana MORC1 gene Proteins 0.000 description 1
- 101100519629 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PEX2 gene Proteins 0.000 description 1
- 101100468521 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFX1 gene Proteins 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/26—Modifications of scanning arrangements to improve focusing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/92—Means forming part of the tube for the purpose of providing electrical connection to it
Abstract
(57)【要約】
【構成】 Ｄ／Ａ変換器２０１は、ディジタル制御信号
ＶＢＵＳを受け取り、アナログ信号ＶＯＵＴを発生す
る。信号ＶＯＵＴと高電圧Ｕは、それぞれ抵抗Ｒ２、抵
抗Ｒ１を介してスクリーン・グリッド電圧ＶＳ発生回路
２００に結合される。１対のトランジスタＱ２とＱ３は
差動増幅器を形成する。トランジスタＱ２のベース電圧
は、信号ＶＯＵＴのほぼ中間点に設定され、スクリーン
・グリッド電圧ＶＳは抵抗Ｒ１と抵抗Ｒ８との接続端２
００ａに発生する。抵抗Ｒ１、Ｒ８、Ｒ２は、電圧ＶＳ
のとり得る最小値を決め、この最小値が生じるのは、信
号ＶＯＵＴが５Ｖの時すなわちその電圧変動範囲の上限
にある時である。 【効果】 スクリーン・グリッド電圧の変動範囲を高精
度に制御できる。
ＶＢＵＳを受け取り、アナログ信号ＶＯＵＴを発生す
る。信号ＶＯＵＴと高電圧Ｕは、それぞれ抵抗Ｒ２、抵
抗Ｒ１を介してスクリーン・グリッド電圧ＶＳ発生回路
２００に結合される。１対のトランジスタＱ２とＱ３は
差動増幅器を形成する。トランジスタＱ２のベース電圧
は、信号ＶＯＵＴのほぼ中間点に設定され、スクリーン
・グリッド電圧ＶＳは抵抗Ｒ１と抵抗Ｒ８との接続端２
００ａに発生する。抵抗Ｒ１、Ｒ８、Ｒ２は、電圧ＶＳ
のとり得る最小値を決め、この最小値が生じるのは、信
号ＶＯＵＴが５Ｖの時すなわちその電圧変動範囲の上限
にある時である。 【効果】 スクリーン・グリッド電圧の変動範囲を高精
度に制御できる。
Description
【０００１】
【産業上の利用分野】本発明は、陰極線管（ＣＲＴ）の
電極に発生する電圧を制御するためのビデオ装置に関す
る。
電極に発生する電圧を制御するためのビデオ装置に関す
る。
【０００２】
【発明の背景】例えば、テレビジョン受像機あるいはテ
レビジョン・モニタまたはデータ表示モニタにおいて受
像管を適正に動作させるために、画像をビデオ信号で制
御することが必要であるばかりでなく、とりわけ、高電
圧と、画像の鮮鋭度を得るための集束電圧と、受像管の
動作点を定めるためのスクリーン・グリッド電圧を受像
管に供給することが必要である。これらの電圧は、知ら
れているように、水平掃引回路と接続される高電圧電源
回路で発生され、高電圧電源は、従って、通常の高電圧
変成器を含んでいる。
レビジョン・モニタまたはデータ表示モニタにおいて受
像管を適正に動作させるために、画像をビデオ信号で制
御することが必要であるばかりでなく、とりわけ、高電
圧と、画像の鮮鋭度を得るための集束電圧と、受像管の
動作点を定めるためのスクリーン・グリッド電圧を受像
管に供給することが必要である。これらの電圧は、知ら
れているように、水平掃引回路と接続される高電圧電源
回路で発生され、高電圧電源は、従って、通常の高電圧
変成器を含んでいる。
【０００３】水平走査周波数の高電圧リトレース・パル
スを整流してから、上述した３つの電圧をオーム分圧器
により高電圧変成器の２次側に得ることはすでに知られ
ている。オーム分圧器はスクリーン・グリッド電圧用の
ポテンシオメータを含んでいるので、この電圧は所望の
値に設定できる。集束電圧またはスクリーン・グリッド
電圧の設定は、典型的には、ポテンシオメータを調節す
ることにより、手動で行われる。ＣＲＴの画面で高品位
の画像を得るために必要とされる集束電圧またはスクリ
ーン・グリッド電圧のレベルは通常の寿命の間に変動す
ることがある。
スを整流してから、上述した３つの電圧をオーム分圧器
により高電圧変成器の２次側に得ることはすでに知られ
ている。オーム分圧器はスクリーン・グリッド電圧用の
ポテンシオメータを含んでいるので、この電圧は所望の
値に設定できる。集束電圧またはスクリーン・グリッド
電圧の設定は、典型的には、ポテンシオメータを調節す
ることにより、手動で行われる。ＣＲＴの画面で高品位
の画像を得るために必要とされる集束電圧またはスクリ
ーン・グリッド電圧のレベルは通常の寿命の間に変動す
ることがある。
【０００４】例えば、テレビジョン受像機内で他の機能
を実行するのに使用されるマイクロプロセッサを利用し
て、集束電圧またはスクリーン・グリッド電圧を調節す
ることが望ましい。このような構成では、高い集束電圧
またはスクリーン・グリッド電圧はマイクロプロセッサ
により制御できるので、調節が簡単になる。前述したポ
テンシオメータと異なり、調節は高電圧から遠く離れて
行われるので、このような構成では、安全性が改善され
る。更に、マイクロプロセッサを使用すると、受像機内
の近づきにくい部分にある高電圧供給回路に近づく必要
が無くなる。
を実行するのに使用されるマイクロプロセッサを利用し
て、集束電圧またはスクリーン・グリッド電圧を調節す
ることが望ましい。このような構成では、高い集束電圧
またはスクリーン・グリッド電圧はマイクロプロセッサ
により制御できるので、調節が簡単になる。前述したポ
テンシオメータと異なり、調節は高電圧から遠く離れて
行われるので、このような構成では、安全性が改善され
る。更に、マイクロプロセッサを使用すると、受像機内
の近づきにくい部分にある高電圧供給回路に近づく必要
が無くなる。
【０００５】
【発明の概要】本発明の特徴を具体化する、陰極線管の
スクリーン・グリッド電圧と集束電圧のうちの１つを選
択可能に制御するためのビデオ表示装置は、ディジタル
制御信号の信号源と、ディジタル制御信号に応答するデ
ィジタル／アナログ変換器とを含んでいる。ディジタル
制御信号のビット数に従って定められるレベルでアナロ
グ信号が発生される。増幅器が高電圧電源に結合され、
アナログ信号に応答し、このアナログ信号に従って１つ
の電圧を発生する。
スクリーン・グリッド電圧と集束電圧のうちの１つを選
択可能に制御するためのビデオ表示装置は、ディジタル
制御信号の信号源と、ディジタル制御信号に応答するデ
ィジタル／アナログ変換器とを含んでいる。ディジタル
制御信号のビット数に従って定められるレベルでアナロ
グ信号が発生される。増幅器が高電圧電源に結合され、
アナログ信号に応答し、このアナログ信号に従って１つ
の電圧を発生する。
【０００６】
【実施例】図１に示すように、水平偏向回路はＣＲＴ１
００のための水平偏向巻線ＬＹを備えている。水平出力
変成器Ｔ１（フライバック・トランスとしても知られて
いる）の１次巻線Ｘ１は、直流電源電圧Ｂ＋が発生され
る端子と水平出力トランジスタのドレイン間に結合され
ている。水平発振器２０は、ドライバ段２２を介して、
水平出力トランジスタＱ１のゲートに結合されている。
リトレース・コンデンサＣＲは水平出力トランジスタＱ
１と並列に結合されている。ダンパー・ダイオードＤ１
は、トランジスタＱ１のドレインにおける最小電圧をほ
ぼ大地電位にクランプする。
００のための水平偏向巻線ＬＹを備えている。水平出力
変成器Ｔ１（フライバック・トランスとしても知られて
いる）の１次巻線Ｘ１は、直流電源電圧Ｂ＋が発生され
る端子と水平出力トランジスタのドレイン間に結合され
ている。水平発振器２０は、ドライバ段２２を介して、
水平出力トランジスタＱ１のゲートに結合されている。
リトレース・コンデンサＣＲは水平出力トランジスタＱ
１と並列に結合されている。ダンパー・ダイオードＤ１
は、トランジスタＱ１のドレインにおける最小電圧をほ
ぼ大地電位にクランプする。
【０００７】電子ビームがトレース期間の間水平に走査
すると、水平出力トランジスタＱ１は巻線Ｘ１と巻線Ｌ
Ｙに電流を伝導させ、リトレース期間の間しゃ断し、そ
れによって、コンデンサＣＲおよびトランジスタＱ１の
ドレインにフライバック・パルスを発生する。Ｓ字整形
コンデンサまたはトレース・コンデンサＣＴは偏向巻線
ＬＹと大地間に結合される。図１に示す回路構成要素の
外に、偏向回路は通常糸巻き偏向回路を含んでいるが、
図面を簡単にするために図示されていない。変成器Ｔ１
の２次巻線Ｘ２の対応部分は、従来の方法で、分布され
た整流ダイオードと直列に結合される。アルタ（ｕｌｔ
ｏｒ）電圧Ｕは、ダイオードＤ４を介して、水平出力変
成器Ｔ１の２次巻線Ｘ２から発生される。
すると、水平出力トランジスタＱ１は巻線Ｘ１と巻線Ｌ
Ｙに電流を伝導させ、リトレース期間の間しゃ断し、そ
れによって、コンデンサＣＲおよびトランジスタＱ１の
ドレインにフライバック・パルスを発生する。Ｓ字整形
コンデンサまたはトレース・コンデンサＣＴは偏向巻線
ＬＹと大地間に結合される。図１に示す回路構成要素の
外に、偏向回路は通常糸巻き偏向回路を含んでいるが、
図面を簡単にするために図示されていない。変成器Ｔ１
の２次巻線Ｘ２の対応部分は、従来の方法で、分布され
た整流ダイオードと直列に結合される。アルタ（ｕｌｔ
ｏｒ）電圧Ｕは、ダイオードＤ４を介して、水平出力変
成器Ｔ１の２次巻線Ｘ２から発生される。
【０００８】母線により制御されるディジタル／アナロ
グ変換器２０１は、ディジタル・ワード信号ＶＢＵＳの
値の全範囲について０Ｖ〜５Ｖの範囲内でアナログ信号
ＶＯＵＴを発生する。信号ＶＯＵＴは、スクリーン・グ
リッド電圧発生回路２００に結合される。アルタ電圧Ｕ
は抵抗Ｒ１を介して回路２００に結合される。
グ変換器２０１は、ディジタル・ワード信号ＶＢＵＳの
値の全範囲について０Ｖ〜５Ｖの範囲内でアナログ信号
ＶＯＵＴを発生する。信号ＶＯＵＴは、スクリーン・グ
リッド電圧発生回路２００に結合される。アルタ電圧Ｕ
は抵抗Ｒ１を介して回路２００に結合される。
【０００９】本発明の特徴を具体化する回路２００は、
スクリーン・グリッド電圧ＶＳを発生する。回路２００
は、差動増幅器を形成する１対のトランジスタＱ２およ
びＱ３を含んでいる。トランジスタＱ２のベース電圧
は、Ｄ／Ａ変換器２０１を作動するものと同じ電源電圧
から、抵抗Ｒ７と直列に結合された抵抗Ｒ６により形成
される分圧器内に発生される。トランジスタＱ２のベー
ス電圧は、信号ＶＯＵＴのほぼ中間点、すなわち２．５
ボルトに設定される。抵抗Ｒ５はエミッタ抵抗を形成
し、トランジスタＱ２およびＱ３にコレクタ電流を発生
させる。コレクタ負荷抵抗Ｒ８は、トランジスタＱ３の
コレクタと抵抗Ｒ１間に結合される。スクリーン・グリ
ッド電圧ＶＳは、抵抗Ｒ１とＲ８間の接続端子２００ａ
に発生する。抵抗Ｒ１とＲ８および帰還抵抗Ｒ２は、ス
クリーン・グリッド電圧ＶＳが取り得る最小値を決め
る。この最小値が生じるのは、信号ＶＯＵＴが５Ｖの時
すなわちその電圧変動範囲の上限にある時である。
スクリーン・グリッド電圧ＶＳを発生する。回路２００
は、差動増幅器を形成する１対のトランジスタＱ２およ
びＱ３を含んでいる。トランジスタＱ２のベース電圧
は、Ｄ／Ａ変換器２０１を作動するものと同じ電源電圧
から、抵抗Ｒ７と直列に結合された抵抗Ｒ６により形成
される分圧器内に発生される。トランジスタＱ２のベー
ス電圧は、信号ＶＯＵＴのほぼ中間点、すなわち２．５
ボルトに設定される。抵抗Ｒ５はエミッタ抵抗を形成
し、トランジスタＱ２およびＱ３にコレクタ電流を発生
させる。コレクタ負荷抵抗Ｒ８は、トランジスタＱ３の
コレクタと抵抗Ｒ１間に結合される。スクリーン・グリ
ッド電圧ＶＳは、抵抗Ｒ１とＲ８間の接続端子２００ａ
に発生する。抵抗Ｒ１とＲ８および帰還抵抗Ｒ２は、ス
クリーン・グリッド電圧ＶＳが取り得る最小値を決め
る。この最小値が生じるのは、信号ＶＯＵＴが５Ｖの時
すなわちその電圧変動範囲の上限にある時である。
【００１０】抵抗Ｒ２は端子２００ａとトランジスタＱ
３のベース間に結合される。抵抗Ｒ２は増幅器２００の
利得を決める。抵抗Ｒ４はトランジスタＱ３のベースと
大地間に結合される。抵抗Ｒ２の値を一定として、信号
ＶＯＵＴがその０〜５Ｖの範囲の中間にある時、一定の
ＣＲＴについて指定される範囲の中間にあるスクリーン
・グリッド電圧ＶＳ（例えば、２４０Ｖ〜６８０Ｖの範
囲では４６０Ｖ）を発生するように抵抗Ｒ４は選定され
る。信号ＶＯＵＴがその範囲の中間にある時、抵抗Ｒ３
を通る電流は公称ゼロである。従って、信号ＶＯＵＴが
その電圧の範囲（０〜５Ｖ）内で変動する時、電圧ＶＳ
は予め定められた範囲（２４０Ｖ〜６８０Ｖ）内で変動
する。信号ＶＯＵＴがその電圧の範囲内で変動する時に
電圧ＶＳがとる、予め定められた範囲の値はそのＣＲＴ
の設計仕様に従って選定される。
３のベース間に結合される。抵抗Ｒ２は増幅器２００の
利得を決める。抵抗Ｒ４はトランジスタＱ３のベースと
大地間に結合される。抵抗Ｒ２の値を一定として、信号
ＶＯＵＴがその０〜５Ｖの範囲の中間にある時、一定の
ＣＲＴについて指定される範囲の中間にあるスクリーン
・グリッド電圧ＶＳ（例えば、２４０Ｖ〜６８０Ｖの範
囲では４６０Ｖ）を発生するように抵抗Ｒ４は選定され
る。信号ＶＯＵＴがその範囲の中間にある時、抵抗Ｒ３
を通る電流は公称ゼロである。従って、信号ＶＯＵＴが
その電圧の範囲（０〜５Ｖ）内で変動する時、電圧ＶＳ
は予め定められた範囲（２４０Ｖ〜６８０Ｖ）内で変動
する。信号ＶＯＵＴがその電圧の範囲内で変動する時に
電圧ＶＳがとる、予め定められた範囲の値はそのＣＲＴ
の設計仕様に従って選定される。
【００１１】本発明の特徴に従って、信号ＶＯＵＴがそ
の電圧の範囲内で変化する時に電圧ＶＳのとる値の範囲
は、使用されるＣＲＴのタイプについて要求される範囲
よりも大きいが１０％を超えることはない。増幅器２０
０の構成要素の許容範囲について、その一定のタイプの
ＣＲＴに対して要求される範囲が得られるように、この
１０％の超過範囲が選定される。
の電圧の範囲内で変化する時に電圧ＶＳのとる値の範囲
は、使用されるＣＲＴのタイプについて要求される範囲
よりも大きいが１０％を超えることはない。増幅器２０
０の構成要素の許容範囲について、その一定のタイプの
ＣＲＴに対して要求される範囲が得られるように、この
１０％の超過範囲が選定される。
【００１２】有利なことに、それにより、信号ＶＯＵＴ
のほぼ全範囲は、要求される範囲の電圧ＶＳを発生する
のに適合する。信号ＶＯＵＴの全範囲は信号ＶＢＵＳの
ビット組合わせの全範囲から得られるので、電圧ＶＳを
調節するためにＤ／Ａ変換器２０１から得られる分解能
は最適に利用される。
のほぼ全範囲は、要求される範囲の電圧ＶＳを発生する
のに適合する。信号ＶＯＵＴの全範囲は信号ＶＢＵＳの
ビット組合わせの全範囲から得られるので、電圧ＶＳを
調節するためにＤ／Ａ変換器２０１から得られる分解能
は最適に利用される。
【００１３】図２は、本発明のもう１つの特徴を具体化
する、図１の構成で増幅器２００の代わりに使用するこ
とのできる増幅器２００′の概略図である。図１および
図２で同様な記号および番号は同様な要素または機能を
表わすが、記号（′）は図２における同様な要素または
機能を表わす。
する、図１の構成で増幅器２００の代わりに使用するこ
とのできる増幅器２００′の概略図である。図１および
図２で同様な記号および番号は同様な要素または機能を
表わすが、記号（′）は図２における同様な要素または
機能を表わす。
【００１４】図２の増幅器２００′に於て、トランジス
タＱ５′とトランジスタＱ４′は、トランジスタＱ３′
と直列に結合され、カスコード増幅器を形成する。トラ
ンジスタＱ３′とＱ５′間に結合される抵抗Ｒ８ｃ′、
トランジスタＱ５′とＱ４′間に結合される抵抗Ｒ８
ｂ′、および端子２００ａ′とトランジスタＱ４′間に
結合される抵抗Ｒ８ａ′は、図１の抵抗Ｒ８と同じ様
に、電圧ＶＳ′がとり得る最小値を決める。直列に結合
される図２の抵抗Ｒ２ａ′と抵抗Ｒ２ｂ′と抵抗Ｒ２
ｃ′は、図１の抵抗Ｒ２と同様に、増幅器２００′の利
得を決定する。図２の抵抗Ｒ２ａ′とＲ２ｂ′とＲ２
ｃ′はトランジスタＱ４′とＱ５′のベース電圧を供給
する。有利なことに、カスコード構成なので増幅器２０
０′は、図１の電圧ＶＳよりも高いスクリーン・グリッ
ド電圧ＶＳ′を発生するのに使用することができる。
タＱ５′とトランジスタＱ４′は、トランジスタＱ３′
と直列に結合され、カスコード増幅器を形成する。トラ
ンジスタＱ３′とＱ５′間に結合される抵抗Ｒ８ｃ′、
トランジスタＱ５′とＱ４′間に結合される抵抗Ｒ８
ｂ′、および端子２００ａ′とトランジスタＱ４′間に
結合される抵抗Ｒ８ａ′は、図１の抵抗Ｒ８と同じ様
に、電圧ＶＳ′がとり得る最小値を決める。直列に結合
される図２の抵抗Ｒ２ａ′と抵抗Ｒ２ｂ′と抵抗Ｒ２
ｃ′は、図１の抵抗Ｒ２と同様に、増幅器２００′の利
得を決定する。図２の抵抗Ｒ２ａ′とＲ２ｂ′とＲ２
ｃ′はトランジスタＱ４′とＱ５′のベース電圧を供給
する。有利なことに、カスコード構成なので増幅器２０
０′は、図１の電圧ＶＳよりも高いスクリーン・グリッ
ド電圧ＶＳ′を発生するのに使用することができる。
【００１５】図３は本発明の更に別の特徴を具体化する
増幅器２００″の概略図を示す。図３の実施例におい
て、直流集束電圧ＦＯＣＵＳは、母線を介して、発生さ
れ制御される。図１〜図３で同様な記号および番号は同
様な要素または機能を示すが、記号（″）は図３の同様
な要素または機能を示す。
増幅器２００″の概略図を示す。図３の実施例におい
て、直流集束電圧ＦＯＣＵＳは、母線を介して、発生さ
れ制御される。図１〜図３で同様な記号および番号は同
様な要素または機能を示すが、記号（″）は図３の同様
な要素または機能を示す。
【００１６】図３の増幅器２００″に於て、バイアス電
流を減少させるために、ダーリントン構成のトランジス
タＱ３ａ″、Ｑ３ｂ″、Ｑ２ｂ″およびＱ２ａ″により
差動増幅器が形成される。光結合構成は、発光ダイオー
ドＤ１および受光回路７０″を含んでいる。ダイオード
Ｄ１は、例えば１５ｍＡの最大電流を有するトランジス
タＱ２ｂ″のコレクタに結合される。有利なことに、光
結合素子を使用するので、高電圧と低電圧の分離が改善
される。
流を減少させるために、ダーリントン構成のトランジス
タＱ３ａ″、Ｑ３ｂ″、Ｑ２ｂ″およびＱ２ａ″により
差動増幅器が形成される。光結合構成は、発光ダイオー
ドＤ１および受光回路７０″を含んでいる。ダイオード
Ｄ１は、例えば１５ｍＡの最大電流を有するトランジス
タＱ２ｂ″のコレクタに結合される。有利なことに、光
結合素子を使用するので、高電圧と低電圧の分離が改善
される。
【００１７】図３、図４および図５は、受光回路７０お
よびそれに代わる回路をそれぞれ示す。図３〜図５にお
いて、同様な記号および番号は同様な要素または機能を
表わす。図３に示す第１の構成で、図３のホトトランジ
スタＱ４″は抵抗Ｒ１ｂ″と直列に結合される。トラン
ジスタＱ４″のベース／エミッタ間に結合される抵抗Ｒ
１ｃ″は、コレクタの漏れ電流がトランジスタＱ４″を
自己バイアスするのを防止する。図４に示す第２の構成
で、光電池６０はトランジスタＱ４″のベース／エミッ
タ間に結合される。この第２の構成で、トランジスタＱ
４″はホトトランジスタではなく、従来の高電圧トラン
ジスタである。図５に示す第３の構成で光依存抵抗（Ｌ
ＤＲ：Ｌｉｇｈｔ Ｄｅｐｅｎｄｅｎｔ Ｒｅｓｉｓｔ
ｏｒ）Ｒ１ａ″は抵抗Ｒ１ｂ″と直列に結合される。抵
抗Ｒ１ａ″は９０ＭΩから約２０ｋΩまで変化し、その
結果、約１７００Ｖの集束電圧の変化を生じる。
よびそれに代わる回路をそれぞれ示す。図３〜図５にお
いて、同様な記号および番号は同様な要素または機能を
表わす。図３に示す第１の構成で、図３のホトトランジ
スタＱ４″は抵抗Ｒ１ｂ″と直列に結合される。トラン
ジスタＱ４″のベース／エミッタ間に結合される抵抗Ｒ
１ｃ″は、コレクタの漏れ電流がトランジスタＱ４″を
自己バイアスするのを防止する。図４に示す第２の構成
で、光電池６０はトランジスタＱ４″のベース／エミッ
タ間に結合される。この第２の構成で、トランジスタＱ
４″はホトトランジスタではなく、従来の高電圧トラン
ジスタである。図５に示す第３の構成で光依存抵抗（Ｌ
ＤＲ：Ｌｉｇｈｔ Ｄｅｐｅｎｄｅｎｔ Ｒｅｓｉｓｔ
ｏｒ）Ｒ１ａ″は抵抗Ｒ１ｂ″と直列に結合される。抵
抗Ｒ１ａ″は９０ＭΩから約２０ｋΩまで変化し、その
結果、約１７００Ｖの集束電圧の変化を生じる。
【図１】本発明の特徴を具体化する、スクリーン・グリ
ッド電圧を発生するための、母線で制御される構成を示
す。
ッド電圧を発生するための、母線で制御される構成を示
す。
【図２】カスコード構成を利用する、本発明の第２の実
施例を示す。
施例を示す。
【図３】光結合素子を利用する、本発明の第３の実施例
を示す。
を示す。
【図４】図３の構成に使用されるものに代わる、光電池
を含んでいる第２の光結合素子を示す。
を含んでいる第２の光結合素子を示す。
【図５】図３の構成で使用される光結合素子に代わる、
光依存抵抗を含んでいる第３の光結合素子を示す。
光依存抵抗を含んでいる第３の光結合素子を示す。
【符号の説明】 ２０ 水平発振器 ２２ ドライバ段（水平増幅器） ６０ 光電池 ７０″ 受光回路 １００ 陰極線管（ＣＲＴ） ２００ スクリーン・グリッド電圧発生回路 ２０１ Ｄ／Ａ変換器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジヨン バレツト ジヨージ アメリカ合衆国 インデイアナ州 カーメ ル レークシヨア・ドライブ・イースト 11408 (72)発明者 ローレンス エドワード スミス アメリカ合衆国 インデイアナ州 インデ イアナポリスハネン・ドライブ・サウス 7526
Claims (1)
- 【請求項１】 陰極線管のスクリーン・グリッド電圧と
集束電圧のうち１つの電圧を選択可能に制御するための
ビデオ表示装置であって、 ディジタル制御信号の信号源と、 前記ディジタル制御信号に応答し、該ディジタル制御信
号のビット数に従って定められるレベルでアナログ信号
を発生するためのディジタル／アナログ変換器と、 高電圧電源に結合され、前記アナログ信号に応答し、該
アナログ信号に従って前記１つの電圧を発生するための
増幅器とを含んでいる、前記ビデオ表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US115609 | 1993-09-03 | ||
| US08/115,609 US5463288A (en) | 1993-09-03 | 1993-09-03 | Bus controlled electrode voltage for a cathode ray tube |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005147452A Division JP4002278B2 (ja) | 1993-09-03 | 2005-05-20 | ビデオ表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07107323A true JPH07107323A (ja) | 1995-04-21 |
| JP3907711B2 JP3907711B2 (ja) | 2007-04-18 |
Family
ID=22362425
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24348094A Expired - Fee Related JP3907711B2 (ja) | 1993-09-03 | 1994-09-01 | ビデオ表示装置 |
| JP2005147452A Expired - Fee Related JP4002278B2 (ja) | 1993-09-03 | 2005-05-20 | ビデオ表示装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005147452A Expired - Fee Related JP4002278B2 (ja) | 1993-09-03 | 2005-05-20 | ビデオ表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5463288A (ja) |
| JP (2) | JP3907711B2 (ja) |
| KR (1) | KR100337753B1 (ja) |
| CN (1) | CN1047054C (ja) |
| TW (1) | TW273021B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705901A (en) * | 1996-05-13 | 1998-01-06 | Acer Peripherals, Inc. | Microprocessor-controlled screen voltage generation circuit |
| CN1057887C (zh) * | 1996-06-04 | 2000-10-25 | 明碁电脑股份有限公司 | 接受微处理机调整的屏幕电压控制电路 |
| JPH10112812A (ja) * | 1996-10-07 | 1998-04-28 | Hitachi Ltd | ディスプレイ装置 |
| US6300731B1 (en) | 1998-08-07 | 2001-10-09 | Thomson Licensing S.A. | Dynamic focus voltage amplitude controller |
| CN103143829B (zh) * | 2013-03-19 | 2014-12-31 | 桂林狮达机电技术工程有限公司 | 电子束焊机一枪多束焊接控制装置及其方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0069166B1 (de) * | 1981-07-08 | 1985-03-20 | Deutsche ITT Industries GmbH | Integrierte Interfaceschaltung zwischen der RGB-Matrix und den Video-Endstufen von Farbfernsehgeräten |
| EP0119282B1 (de) * | 1983-03-15 | 1986-06-18 | Deutsche ITT Industries GmbH | Fernsehempfänger mit einem automatischen Digital-Abgleichsystem |
| JPS60236380A (ja) * | 1984-05-09 | 1985-11-25 | Hitachi Ltd | 陰極線管の焦点補正装置 |
| GB8414451D0 (en) * | 1984-06-06 | 1984-07-11 | Motorola Inc | Crt control circuit |
| JPS61177877A (ja) * | 1985-02-04 | 1986-08-09 | Hitachi Ltd | 自動輝度調整装置 |
| US4722005A (en) * | 1986-09-12 | 1988-01-26 | Intel Corporation | Software controllable hardware CRT dimmer |
| US4835668A (en) * | 1987-03-23 | 1989-05-30 | U. S. Philips Corporation | Power supply with two output voltages |
| JPH04271668A (ja) * | 1991-02-27 | 1992-09-28 | Matsushita Electric Ind Co Ltd | ディジタル制御カソードクランプ回路 |
| JPH0514835A (ja) * | 1991-07-05 | 1993-01-22 | Sony Corp | テレビジヨン受像機 |
| US5216336A (en) * | 1992-03-02 | 1993-06-01 | Thomson Consumer Electronics, Inc. | Generator for sawtooth signal with selectable retrace slope for a deflection apparatus |
-
1993
- 1993-09-03 US US08/115,609 patent/US5463288A/en not_active Expired - Lifetime
-
1994
- 1994-04-25 TW TW083103691A patent/TW273021B/zh active
- 1994-08-31 KR KR1019940021787A patent/KR100337753B1/ko not_active IP Right Cessation
- 1994-09-01 JP JP24348094A patent/JP3907711B2/ja not_active Expired - Fee Related
- 1994-09-02 CN CN94115955A patent/CN1047054C/zh not_active Expired - Fee Related
-
2005
- 2005-05-20 JP JP2005147452A patent/JP4002278B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950009882A (ko) | 1995-04-26 |
| CN1108841A (zh) | 1995-09-20 |
| US5463288A (en) | 1995-10-31 |
| TW273021B (ja) | 1996-03-21 |
| KR100337753B1 (ko) | 2002-11-23 |
| JP4002278B2 (ja) | 2007-10-31 |
| CN1047054C (zh) | 1999-12-01 |
| JP3907711B2 (ja) | 2007-04-18 |
| JP2005295590A (ja) | 2005-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59178078A (ja) | デイスプレイ装置 | |
| JP4002278B2 (ja) | ビデオ表示装置 | |
| US5428272A (en) | Voltage regulator for CRT electrode supply | |
| US6300731B1 (en) | Dynamic focus voltage amplitude controller | |
| US4752722A (en) | Control circuit with compensation of the anode voltage variation for televisor vertical deflection stage | |
| US4651063A (en) | Horizontal deflection circuit | |
| EP0455146B1 (en) | Parabolic voltage generating circuit | |
| JP3201476B2 (ja) | テレビジョン偏向装置 | |
| US3949270A (en) | High voltage regulating circuit | |
| US4870331A (en) | Circuit arrangement for a picture display device for the stabilization of the size of the picture displayed | |
| JP2990747B2 (ja) | 水平偏向センタリング回路 | |
| KR20000068974A (ko) | 스위칭 리트레이스 커패시터에 의한 고전압 조절 회로 | |
| JP2692445B2 (ja) | 水平偏向高圧発生回路 | |
| KR930010030B1 (ko) | 시간축 회로 및 이 시간축 회로를 포함한 텔레비젼 수상기 | |
| KR100351384B1 (ko) | 전자 포커스회로 | |
| US6555976B2 (en) | East-west distortion correction | |
| US4651062A (en) | Beam current compensation for vertical size in a digital TV | |
| JPS6174466A (ja) | 黒レベル補正回路 | |
| JPH0583585A (ja) | 水平偏向回路 | |
| JPS63287173A (ja) | テレビジョン受像機の高圧電源回路 | |
| JPH05328161A (ja) | 水平センタリング回路 | |
| JPH10285500A (ja) | Ｃｒｔディスプレイ装置 | |
| JPH04293364A (ja) | フォーカス電圧発生装置 | |
| JPH06334889A (ja) | ダイナミックフォーカス回路 | |
| KR19980045820U (ko) | 수평출력펄스를 이용한 전원회로에서 보정전압 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040308 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20040921 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20040927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050520 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050610 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050701 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060728 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060810 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060811 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060816 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |