JPH0258803A - チップ型サーミスタ - Google Patents
チップ型サーミスタInfo
- Publication number
- JPH0258803A JPH0258803A JP21106288A JP21106288A JPH0258803A JP H0258803 A JPH0258803 A JP H0258803A JP 21106288 A JP21106288 A JP 21106288A JP 21106288 A JP21106288 A JP 21106288A JP H0258803 A JPH0258803 A JP H0258803A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- electrodes
- type thermistor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000000758 substrate Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- NUJOXMJBOLGQSY-UHFFFAOYSA-N manganese dioxide Chemical compound O=[Mn]=O NUJOXMJBOLGQSY-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はチップ型サーミスタに関し、特にたとえばシ
リコン基板上に実装して温度検知用や温度補償用として
用いられる、チップ型サーミスタに関する。
リコン基板上に実装して温度検知用や温度補償用として
用いられる、チップ型サーミスタに関する。
（従来技術）
第８図はこの発明の背景となる従来のチップ型サーミス
タの一例を示す平面図である。このチップ型サーミスタ
１は柱状のサーミスタ素子２を含む。このサーミスタ素
子２の両端に電極３が形成される。このようなチップ型
サーミスタ１は、プリント基板などに面実装するのに適
している。この場合、チップ型サーミスタ１の両端の電
極３が、プリント基板の導体パターン上に置かれ、はん
だ付けされる。
タの一例を示す平面図である。このチップ型サーミスタ
１は柱状のサーミスタ素子２を含む。このサーミスタ素
子２の両端に電極３が形成される。このようなチップ型
サーミスタ１は、プリント基板などに面実装するのに適
している。この場合、チップ型サーミスタ１の両端の電
極３が、プリント基板の導体パターン上に置かれ、はん
だ付けされる。
（発明が解決しようとする課題）
このようなチップ型部品をプリント基板上に実装する方
法としては面実装する場合が多いが、シリコンチップ上
に実装する場合にはワイヤボンディングが主流となって
いる。しかしながら、このような従来のチップ型サーミ
スタでは、これをシリコンチップ上に置いたとき、サー
ミスタ素子両端に形成された電極の上面になる部分の面
積が小さい。そのため、このようなチップ型サーミスタ
にワイヤボンディングをすることが困難である。
法としては面実装する場合が多いが、シリコンチップ上
に実装する場合にはワイヤボンディングが主流となって
いる。しかしながら、このような従来のチップ型サーミ
スタでは、これをシリコンチップ上に置いたとき、サー
ミスタ素子両端に形成された電極の上面になる部分の面
積が小さい。そのため、このようなチップ型サーミスタ
にワイヤボンディングをすることが困難である。
それゆえに、この発明の主たる目的は、簡単にワイヤボ
ンディングをすることができるチップ型サーミスタを提
供することである。
ンディングをすることができるチップ型サーミスタを提
供することである。
（課題を解決するための手段）
この発明は、サーミスタ素子と、サーミスタ素子の上面
に形成される溝と、サーミスタ素子の上面に形成され、
溝によって分割される複数の電極とを含む、チップ型サ
ーミスタである。
に形成される溝と、サーミスタ素子の上面に形成され、
溝によって分割される複数の電極とを含む、チップ型サ
ーミスタである。
（作用）
チップ型サーミスタをシリコンチップなどの上に実装し
たとき、その電極が上面に配置される。
たとき、その電極が上面に配置される。
（発明の効果）
この発明によれば、チップ型サーミスタをシリコンチッ
プなどの上に実装したとき、電極が上面に配置されるた
め、簡単にワイヤボンディングをすることができる。
プなどの上に実装したとき、電極が上面に配置されるた
め、簡単にワイヤボンディングをすることができる。
さらに、このようなチップ型サーミスタでは、サーミス
タ素子の上面に形成される溝の幅や深さを変更すること
によって、チップ型サーミスタの抵抗値をトリミングす
ることができる。
タ素子の上面に形成される溝の幅や深さを変更すること
によって、チップ型サーミスタの抵抗値をトリミングす
ることができる。
この発明の上述の目的、その他の目的、特徴および利点
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
は、図面を参照して行う以下の実施例の詳細な説明から
一層明らかとなろう。
（実施例）
第１図はこの発明の一実施例を示す斜視図である。この
チップ型サーミスタ１０は、たとえば立方体状のサーミ
スタ素子１２を含む。サーミスタ素子１２としては、正
特性サーミスタ素子でもよいし、負特性サーミスタ素子
でもよい。このサーミスタ素子１２の上面には、溝１４
が形成される。
チップ型サーミスタ１０は、たとえば立方体状のサーミ
スタ素子１２を含む。サーミスタ素子１２としては、正
特性サーミスタ素子でもよいし、負特性サーミスタ素子
でもよい。このサーミスタ素子１２の上面には、溝１４
が形成される。
溝１４は、サーミスタ素子１２の上面の中央部にその一
端から他端に向かって形成される。さらに、サーミスタ
素子１２の上面には、２つの電極１６ａおよび１６ｂが
形成される。これらの電極１６ａ、１５ｂは、溝１４に
よって分割されている。
端から他端に向かって形成される。さらに、サーミスタ
素子１２の上面には、２つの電極１６ａおよび１６ｂが
形成される。これらの電極１６ａ、１５ｂは、溝１４に
よって分割されている。
したがって、これらの電極１６ａおよび１６ｂ間に温度
によって変化する抵抗が形成される。
によって変化する抵抗が形成される。
このようなチップ型サーミスタ１０を製造するには、第
２図に示すように、サーミスタ素子基板２０が準備され
る。このサーミスタ素子基板２０の材料としては、たと
えばＢａＴｉＯ３に半導体化剤としてのＹ２Ｏ３，鉱化
剤としてのＳ ｉＯｚ、Ａ１．０３および特性改善剤と
してのＭｎＯ２を添加混合したものが用いられる。混合
した材料を矩形板状にプレス成形し、１３５０°Ｃで焼
成して、４０龍×２０龍×１鰭のサーミスタ素子基板２
０が得られる。このようにして得られたサーミスタ素子
基板２０は、正特性サーミスタ素子基板となる。
２図に示すように、サーミスタ素子基板２０が準備され
る。このサーミスタ素子基板２０の材料としては、たと
えばＢａＴｉＯ３に半導体化剤としてのＹ２Ｏ３，鉱化
剤としてのＳ ｉＯｚ、Ａ１．０３および特性改善剤と
してのＭｎＯ２を添加混合したものが用いられる。混合
した材料を矩形板状にプレス成形し、１３５０°Ｃで焼
成して、４０龍×２０龍×１鰭のサーミスタ素子基板２
０が得られる。このようにして得られたサーミスタ素子
基板２０は、正特性サーミスタ素子基板となる。
次に、第３図に示すように、サーミスタ素子基板２０の
上面にオーミック電極２２が形成される。
上面にオーミック電極２２が形成される。
このオーミック電極２２の材料としては、たとえばＡｇ
やＡｇ−Ｚｎ−３ｂなどの材料が用いられる。そして、
第４図に示すように、サーミスタ素子基板２０の上面に
複数の溝２４が形成される。
やＡｇ−Ｚｎ−３ｂなどの材料が用いられる。そして、
第４図に示すように、サーミスタ素子基板２０の上面に
複数の溝２４が形成される。
これらの溝２４は、たとえばダイシングソーなどによっ
てサーミスタ素子基板２０の上面の一端から他端まで形
成される。これらの溝２４は、たとえばｌ ａｍ間隔で
深さ０．３＋ｕ、幅０．１ｍｍに形成される。
てサーミスタ素子基板２０の上面の一端から他端まで形
成される。これらの溝２４は、たとえばｌ ａｍ間隔で
深さ０．３＋ｕ、幅０．１ｍｍに形成される。
次に、たとえばダイシングソーなどを用いて、サーミス
タ素子基板２０が切断される。このとき、サーミスタ素
子基板２０は、隣合う溝２４の中間部分で切断され、さ
らに溝２４と直交する方向に切断される。このようにし
て、第１図に示すような、正特性のチップ型サーミスタ
１ｏが製造される。
タ素子基板２０が切断される。このとき、サーミスタ素
子基板２０は、隣合う溝２４の中間部分で切断され、さ
らに溝２４と直交する方向に切断される。このようにし
て、第１図に示すような、正特性のチップ型サーミスタ
１ｏが製造される。
このチップ型サーミスタ１ｏは、その上面に電極１６ａ
、１６ｂが形成されているため、シリコンチップなどに
実装しても、ワイヤボンディングすることが簡単である
。さらに、溝１４の幅や深さを変えることによって、チ
ップ型サーミスタ１０の抵抗値をトリミングすることが
できる。
、１６ｂが形成されているため、シリコンチップなどに
実装しても、ワイヤボンディングすることが簡単である
。さらに、溝１４の幅や深さを変えることによって、チ
ップ型サーミスタ１０の抵抗値をトリミングすることが
できる。
なお、上述の実施例では、正特性のチップ型サーミスタ
１０を製造したが、サーミスタ素子基板２０の材料とし
て、Ｍｎ、Ｃｏ、ＮｉおよびＡＮなどの酸化物を用いて
負特性のチップ型サーミスタ１０を作成してもよい。こ
の場合、これらの材料の酸化物を所定の割合で調合湿式
粉砕し、脱水乾燥後８００〜９００℃で２時間仮焼され
る。これらの材料を仮焼した後、適当なバインダを混合
し、蒸発乾燥後造粒して矩形板状にプレス成形される。
１０を製造したが、サーミスタ素子基板２０の材料とし
て、Ｍｎ、Ｃｏ、ＮｉおよびＡＮなどの酸化物を用いて
負特性のチップ型サーミスタ１０を作成してもよい。こ
の場合、これらの材料の酸化物を所定の割合で調合湿式
粉砕し、脱水乾燥後８００〜９００℃で２時間仮焼され
る。これらの材料を仮焼した後、適当なバインダを混合
し、蒸発乾燥後造粒して矩形板状にプレス成形される。
この成形体を１２００〜１３００ ”Ｃで２時間焼成し
、４０關Ｘ２０龍Ｘ ｌ 鳳ｍの負特性サーミスタ素子
基板２０が作成される。このようなサーミスタ素子基板
２０を用い、上述した実施例と同様にグイシングツ−な
どを用いて加工すれば、負特性のチップ型サーミスタ１
０を得ることができる。
、４０關Ｘ２０龍Ｘ ｌ 鳳ｍの負特性サーミスタ素子
基板２０が作成される。このようなサーミスタ素子基板
２０を用い、上述した実施例と同様にグイシングツ−な
どを用いて加工すれば、負特性のチップ型サーミスタ１
０を得ることができる。
また、チップ型サーミスタ１０は、第５図に示すように
、その下面に固定用電極３０を形成してもよい。この固
定用電極３０は、チップ型サーミスタ１０をシリコンチ
ップなどの上に固定するためのものである。
、その下面に固定用電極３０を形成してもよい。この固
定用電極３０は、チップ型サーミスタ１０をシリコンチ
ップなどの上に固定するためのものである。
さらに、チップ型サーミスタ１０には、第６図に示すよ
うに、「十」字状の溝Ｉ４が形成されてもよい。この場
合、サーミスタ素子１２の上面には、４つの電極１６ａ
、１６ｂ、１６ｃおよび１６ｄが形成される。このよう
なチップ型サーミスタ１０を製造するには、第７図に示
すように、サーミスタ素子基板２０に基盤の目状の溝２
４が形成される。そして、隣合うａ２４の中間部分を切
断することによって、第６図に示すようなチップ型サー
ミスタ１０が製造される。このようなチップ型サーミス
タＯでは、４つの電極１６ａ、１６ｂ、１６ｃ、１６ｄ
のうち任意に２つの電極を選んで使用すれば、異なった
抵抗値を得ることができる。
うに、「十」字状の溝Ｉ４が形成されてもよい。この場
合、サーミスタ素子１２の上面には、４つの電極１６ａ
、１６ｂ、１６ｃおよび１６ｄが形成される。このよう
なチップ型サーミスタ１０を製造するには、第７図に示
すように、サーミスタ素子基板２０に基盤の目状の溝２
４が形成される。そして、隣合うａ２４の中間部分を切
断することによって、第６図に示すようなチップ型サー
ミスタ１０が製造される。このようなチップ型サーミス
タＯでは、４つの電極１６ａ、１６ｂ、１６ｃ、１６ｄ
のうち任意に２つの電極を選んで使用すれば、異なった
抵抗値を得ることができる。
第１図はこの発明の一実施例を示す斜視図である。
第２図、第３図および第４図は第１図に示すチップ型サ
ーミスタを製造する工程を示す斜視図である。 第５図は第１図に示すチップ型サーミスタの変形例を示
す斜視図である。 第６図は第１図に示すチップ型サーミスタの他の実施例
を示す斜視図である。 第７図は第６図に示すチップ型サーミスタの１製造工程
を示す斜視図である。 第８図はこの発明の背景となる従来のチップ型サーミス
タの一例を示す平面図である。 図において、１０はチップ型サーミスタ、１２はサーミ
スタ素子、１４は溝、１６ａ、１６ｂ１６Ｃおよび１６
ｄは電極を示す。 第１図 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 １） 全 啓 第３図 ＺＺ ン２
ーミスタを製造する工程を示す斜視図である。 第５図は第１図に示すチップ型サーミスタの変形例を示
す斜視図である。 第６図は第１図に示すチップ型サーミスタの他の実施例
を示す斜視図である。 第７図は第６図に示すチップ型サーミスタの１製造工程
を示す斜視図である。 第８図はこの発明の背景となる従来のチップ型サーミス
タの一例を示す平面図である。 図において、１０はチップ型サーミスタ、１２はサーミ
スタ素子、１４は溝、１６ａ、１６ｂ１６Ｃおよび１６
ｄは電極を示す。 第１図 特許出願人 株式会社 村田製作所 代理人 弁理士 岡 １） 全 啓 第３図 ＺＺ ン２
Claims (1)
- 【特許請求の範囲】 サーミスタ素子、 前記サーミスタ素子の上面に形成される溝、および 前記サーミスタ素子の上面に形成され、前記溝によって
分割される複数の電極を含む、チップ型サーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21106288A JPH0258803A (ja) | 1988-08-24 | 1988-08-24 | チップ型サーミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21106288A JPH0258803A (ja) | 1988-08-24 | 1988-08-24 | チップ型サーミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0258803A true JPH0258803A (ja) | 1990-02-28 |
Family
ID=16599766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21106288A Pending JPH0258803A (ja) | 1988-08-24 | 1988-08-24 | チップ型サーミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0258803A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281055U (ja) * | 1988-12-09 | 1990-06-22 | ||
| JP2003008133A (ja) * | 2001-06-27 | 2003-01-10 | Kyocera Corp | 光素子モジュール |
| WO2021044876A1 (ja) * | 2019-09-04 | 2021-03-11 | Ｓｅｍｉｔｅｃ株式会社 | 抵抗器、その製造方法及び抵抗器を備えた装置 |
-
1988
- 1988-08-24 JP JP21106288A patent/JPH0258803A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0281055U (ja) * | 1988-12-09 | 1990-06-22 | ||
| JPH0627962Y2 (ja) * | 1988-12-09 | 1994-07-27 | 和泉電気株式会社 | 半導体装置 |
| JP2003008133A (ja) * | 2001-06-27 | 2003-01-10 | Kyocera Corp | 光素子モジュール |
| WO2021044876A1 (ja) * | 2019-09-04 | 2021-03-11 | Ｓｅｍｉｔｅｃ株式会社 | 抵抗器、その製造方法及び抵抗器を備えた装置 |
| JPWO2021044876A1 (ja) * | 2019-09-04 | 2021-09-27 | Ｓｅｍｉｔｅｃ株式会社 | 抵抗器、その製造方法及び抵抗器を備えた装置 |
| CN114365240A (zh) * | 2019-09-04 | 2022-04-15 | 世美特株式会社 | 电阻器、其制造方法以及包括电阻器的装置 |
| KR20220054306A (ko) | 2019-09-04 | 2022-05-02 | 세미텍 가부시키가이샤 | 저항기, 그 제조 방법 및 저항기를 구비한 장치 |
| DE112020004197T5 (de) | 2019-09-04 | 2022-05-12 | Semitec Corporation | Widerstandseinheit, Herstellungsverfahren dafür und Vorrichtung mit Widerstandseinheit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0645055B1 (en) | Array of integrated micromechanical sensor elements, which are adapted to respond to radiation, and method of making same | |
| US4486738A (en) | High reliability electrical components | |
| US4554732A (en) | High reliability electrical components | |
| JP2665900B2 (ja) | 電子モノリシックチップ素子に多端子を形成する方法 | |
| KR970076913A (ko) | 저항기 및 그 제조방법 | |
| JPH0258803A (ja) | チップ型サーミスタ | |
| JPS61256611A (ja) | 可変チツプ形インダクタの製造方法 | |
| US5432375A (en) | Thermistor intended primarily for temperature measurement | |
| US6031319A (en) | Quartz crystal element using a thickness shear hexagonal quartz blank and method for manufacturing the same | |
| JPS6233401A (ja) | 負特性サ−ミスタの製造方法 | |
| JPS6175505A (ja) | チツプ型可変抵抗器用素子の製造方法 | |
| JPH0124883Y2 (ja) | ||
| JP3199264B2 (ja) | 負特性サーミスタ | |
| JPH0278202A (ja) | サーミスタ | |
| JPS62109418A (ja) | チツプ形遅延素子 | |
| JPH09251909A (ja) | 低抵抗面実装形抵抗器の製造方法 | |
| JP2001167902A (ja) | 抵抗器およびその製造方法 | |
| JPH06275438A (ja) | マーク付きチップコイル、及びマーク付きチップコイルの製造方法 | |
| JPH02135707A (ja) | チップ型バリスタ | |
| JPH09260108A (ja) | チップ型サーミスタ及びその製造方法 | |
| JPS6314464Y2 (ja) | ||
| JPS608603B2 (ja) | チツプ抵抗器の製造方法 | |
| JPS61236103A (ja) | 金属酸化物チツプバリスタ | |
| JP4389325B2 (ja) | 薄膜多連チップ抵抗器 | |
| JPH03268301A (ja) | トリミング用多重抵抗器 |