JPH025596A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法Info
- Publication number
- JPH025596A JPH025596A JP63157304A JP15730488A JPH025596A JP H025596 A JPH025596 A JP H025596A JP 63157304 A JP63157304 A JP 63157304A JP 15730488 A JP15730488 A JP 15730488A JP H025596 A JPH025596 A JP H025596A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- aluminum nitride
- multilayer
- mounting
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000004020 conductor Substances 0.000 claims abstract description 21
- 229920001721 polyimide Polymers 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 12
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 11
- 239000004642 Polyimide Substances 0.000 claims abstract description 7
- 239000002966 varnish Substances 0.000 claims abstract description 6
- 239000002243 precursor Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000011521 glass Substances 0.000 abstract description 2
- 229910052751 metal Inorganic materials 0.000 abstract description 2
- 239000002184 metal Substances 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 241001428214 Polyides Species 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0154—Polyimide
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多層配線基板の製造方法に関し、特に高熱伝導
性を有するマルチチップパッケージ用の多層配線基板の
製造方法に関する。
性を有するマルチチップパッケージ用の多層配線基板の
製造方法に関する。
従来この種の多層配線基板は、アルミナ（Ａｆｆｌ。
０、）基板上に、導体層とポリイミド膜による絶縁層を
くり返し形成して製造していた。
くり返し形成して製造していた。
上述した従来の多層配線基板では、アルミナ基板上の熱
伝導率が２０ Ｗ ／ ｍ・ｋと低く基板のみから直接
熱を放散させることが困難のため高出力集積回路を直接
実装することが出来ないため、水冷方式等構造が複雑で
、高価な実装方式を用いなければならないという欠点が
ある。
伝導率が２０ Ｗ ／ ｍ・ｋと低く基板のみから直接
熱を放散させることが困難のため高出力集積回路を直接
実装することが出来ないため、水冷方式等構造が複雑で
、高価な実装方式を用いなければならないという欠点が
ある。
本発明の目的は、従来の欠点である特殊な水冷方式など
の複雑・高価な実装方式を用いることなく、高出力集積
回路を直接実装することを可能とした多層配線基板の製
造方法を提供することにある。
の複雑・高価な実装方式を用いることなく、高出力集積
回路を直接実装することを可能とした多層配線基板の製
造方法を提供することにある。
本発明の多層配線基板の製造方法は、窒化アルミニウム
基板上もしくは該基板上に形成されな絶線層上にダイア
タッチ部と配線部を有する導体層を形成する第１の工程
と、前記導体層を含む基板上もしくは絶縁層上に感光性
ポリイミドワニスを用いて、所定の位置及びダイアタッ
チ部にビアホールを有する絶縁層を形成する第２の工程
とを含み、前記第１及び第２の工程をくり返すことによ
り所望の層数の多層回路を形成することを特徴として構
成される。
基板上もしくは該基板上に形成されな絶線層上にダイア
タッチ部と配線部を有する導体層を形成する第１の工程
と、前記導体層を含む基板上もしくは絶縁層上に感光性
ポリイミドワニスを用いて、所定の位置及びダイアタッ
チ部にビアホールを有する絶縁層を形成する第２の工程
とを含み、前記第１及び第２の工程をくり返すことによ
り所望の層数の多層回路を形成することを特徴として構
成される。
次に、本発明について図面を参照して説明する。第１図
（ａ）、（ｂ）は本発明の一実施例を説明するために工
程順に示した多層配線基板の断面図である。
（ａ）、（ｂ）は本発明の一実施例を説明するために工
程順に示した多層配線基板の断面図である。
まず、第１図（ａ）に示すように窒化アルミニウム焼結
体１の表面に導体層を形成する。導体層は金もしくは銅
よりなり、エツチング法もしくは選択メツキ法で形成す
る。この導体層は配線部２ａとダイアタッチ部２ｂを有
している。次に、第１図（ｂ）に示すようにポリイド膜
３を形成する。ポリイド膜３の所定の位置及び導体層の
ダイアタッチ部にはビアホール４があけてあり、その部
分では導体層２ａ、２ｂが露出している。
体１の表面に導体層を形成する。導体層は金もしくは銅
よりなり、エツチング法もしくは選択メツキ法で形成す
る。この導体層は配線部２ａとダイアタッチ部２ｂを有
している。次に、第１図（ｂ）に示すようにポリイド膜
３を形成する。ポリイド膜３の所定の位置及び導体層の
ダイアタッチ部にはビアホール４があけてあり、その部
分では導体層２ａ、２ｂが露出している。
このようなポリイミド膜は、次のような手順で形成され
る。まず、東しのフォトニースＵＲ３１４のような感光
性ポリイミド前躯体ワニスを導体層２ａ、２ｂを含む窒
化アルミニウム焼結体１の表面にコーティングする。次
に、図示していないガラスマスクを用いて、感光性ポリ
イミド前躯体ワニスの所望の部分を露光する。露光後、
アルコールを主成分とする所定の現像液で現像すると、
露光していない部分が現像液に溶解し所望の部分が残り
、ビアホールパターンが得られる。次に加熱することに
よりポリイミド前駆体をイミド化させ、ポリイミド膜を
得る。この加熱時に、感光性成分は、揮発し、ポリイミ
ド膜中には残らない。
る。まず、東しのフォトニースＵＲ３１４のような感光
性ポリイミド前躯体ワニスを導体層２ａ、２ｂを含む窒
化アルミニウム焼結体１の表面にコーティングする。次
に、図示していないガラスマスクを用いて、感光性ポリ
イミド前躯体ワニスの所望の部分を露光する。露光後、
アルコールを主成分とする所定の現像液で現像すると、
露光していない部分が現像液に溶解し所望の部分が残り
、ビアホールパターンが得られる。次に加熱することに
よりポリイミド前駆体をイミド化させ、ポリイミド膜を
得る。この加熱時に、感光性成分は、揮発し、ポリイミ
ド膜中には残らない。
こうして第１図（ｂ）に示すように所望の位置にビアホ
ール４を有するポリイミド膜３が形成される。さらに、
このような工程をくり返すことにより任意の層数の多層
回路が形成可能である。
ール４を有するポリイミド膜３が形成される。さらに、
このような工程をくり返すことにより任意の層数の多層
回路が形成可能である。
第２図には、このような工程により導体層を２層、絶縁
層を１層形成した多層配線基板に集積回路５を実装した
実施例を示す。集積回路５はダイアタッチ部導体層上に
実装され、さらには集積回路５の端子と配線部導体層は
ワイヤーボンディングにて接続される。
層を１層形成した多層配線基板に集積回路５を実装した
実施例を示す。集積回路５はダイアタッチ部導体層上に
実装され、さらには集積回路５の端子と配線部導体層は
ワイヤーボンディングにて接続される。
第２図に示す構造では高出力の集積回路５は導体層を通
じて高熱伝導率の窒化アルミニウム基板上〈焼結体）に
接続されているので集積回路に発生した熱は窒化アルミ
ニウム基板に拡散される。
じて高熱伝導率の窒化アルミニウム基板上〈焼結体）に
接続されているので集積回路に発生した熱は窒化アルミ
ニウム基板に拡散される。
以上説明したように本発明は、熱伝導率が２００Ｗ／ｍ
−に以上である窒化アルミニウム基板に多層回路を形成
し、さらには集積回路の実装部に金属導体を形成するこ
とにより、高出力集積回路を直接実装できることが可能
であり、単純な構造で高出力の集積回路を実装すること
ができる多層配線基板を製作することができるという効
果がある。
−に以上である窒化アルミニウム基板に多層回路を形成
し、さらには集積回路の実装部に金属導体を形成するこ
とにより、高出力集積回路を直接実装できることが可能
であり、単純な構造で高出力の集積回路を実装すること
ができる多層配線基板を製作することができるという効
果がある。
第１図（ａ）、（ｂ）は本発明の一実施例を説明するた
めに工程順に示した多層配線基板の断面図、第２図は本
発明の一実施例により得られた多層配線基板に集積回路
を実装した実装基板上の断面図である。
めに工程順に示した多層配線基板の断面図、第２図は本
発明の一実施例により得られた多層配線基板に集積回路
を実装した実装基板上の断面図である。
１・・・窒化アルミニウム焼結体（基板）、２ａ・・・
配線部導体層、２ｂ・・・ダイアタッチ部導体層、３・
・・ポリイミド膜、４・・・ビアホール、５・・・集積
回路。
配線部導体層、２ｂ・・・ダイアタッチ部導体層、３・
・・ポリイミド膜、４・・・ビアホール、５・・・集積
回路。
Claims (1)
- 窒化アルミニウム基板上もしくは該基板上に形成された
絶縁層上にダイアタッチ部と配線部を有する導体層を形
成する第１の工程と、前記導体層を含む基板上もしくは
絶縁層上に感光性ポリイミドワニスを用いて、所定の位
置及びダイアタッチ部にビアホールを有する絶縁層を形
成する第２の工程とを含み、前記第１及び第２の工程を
くり返すことにより所望の層数の多層回路を形成するこ
とを特徴とする多層配線基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157304A JPH025596A (ja) | 1988-06-24 | 1988-06-24 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63157304A JPH025596A (ja) | 1988-06-24 | 1988-06-24 | 多層配線基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025596A true JPH025596A (ja) | 1990-01-10 |
Family
ID=15646738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63157304A Pending JPH025596A (ja) | 1988-06-24 | 1988-06-24 | 多層配線基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127634A (en) * | 1994-10-11 | 2000-10-03 | Fujitsu Limited | Wiring board with an insulating layer to prevent gap formation during etching |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208158A (en) * | 1981-06-17 | 1982-12-21 | Hitachi Ltd | Manufacture of multilayer wiring structure |
| JPS5893296A (ja) * | 1981-11-30 | 1983-06-02 | 日本電気株式会社 | 多層配線基板の製造方法 |
| JPS59151498A (ja) * | 1983-02-18 | 1984-08-29 | 日本電気株式会社 | 高密度多層配線基板 |
| JPS60178688A (ja) * | 1984-02-27 | 1985-09-12 | 株式会社東芝 | 高熱伝導性回路基板 |
| JPS60180954A (ja) * | 1984-02-27 | 1985-09-14 | 株式会社東芝 | 窒化アルミニウムグリ−ンシ−トの製造方法 |
| JPS6257239A (ja) * | 1985-09-06 | 1987-03-12 | Hitachi Ltd | 半導体装置搭載用窒化アルミニウム基板とその製法 |
| JPS6337694A (ja) * | 1986-07-31 | 1988-02-18 | 松下電工株式会社 | 回路基板の製造方法 |
-
1988
- 1988-06-24 JP JP63157304A patent/JPH025596A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57208158A (en) * | 1981-06-17 | 1982-12-21 | Hitachi Ltd | Manufacture of multilayer wiring structure |
| JPS5893296A (ja) * | 1981-11-30 | 1983-06-02 | 日本電気株式会社 | 多層配線基板の製造方法 |
| JPS59151498A (ja) * | 1983-02-18 | 1984-08-29 | 日本電気株式会社 | 高密度多層配線基板 |
| JPS60178688A (ja) * | 1984-02-27 | 1985-09-12 | 株式会社東芝 | 高熱伝導性回路基板 |
| JPS60180954A (ja) * | 1984-02-27 | 1985-09-14 | 株式会社東芝 | 窒化アルミニウムグリ−ンシ−トの製造方法 |
| JPS6257239A (ja) * | 1985-09-06 | 1987-03-12 | Hitachi Ltd | 半導体装置搭載用窒化アルミニウム基板とその製法 |
| JPS6337694A (ja) * | 1986-07-31 | 1988-02-18 | 松下電工株式会社 | 回路基板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127634A (en) * | 1994-10-11 | 2000-10-03 | Fujitsu Limited | Wiring board with an insulating layer to prevent gap formation during etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
| JPH0653344A (ja) | 開孔形成方法及び電子回路カード | |
| US3823467A (en) | Solid-state circuit module | |
| JPH08307028A (ja) | 回路カード及びその製造方法 | |
| JP3289858B2 (ja) | マルチチップモジュールの製造方法およびプリント配線板への実装方法 | |
| JPH09283925A (ja) | 半導体装置及びその製造方法 | |
| JP3284969B2 (ja) | 多層配線基板 | |
| JPH0878795A (ja) | チップ状部品搭載用プリント基板およびその製造方法 | |
| JPH025596A (ja) | 多層配線基板の製造方法 | |
| US6538310B2 (en) | LSI package with internal wire patterns to connect and mount bare chip to substrate | |
| JPH0897330A (ja) | チップキャリア及びその製造方法 | |
| JP2684757B2 (ja) | 半導体装置パッケージ | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH05218606A (ja) | 回路装置 | |
| JP3207266B2 (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JPH07288298A (ja) | 半導体チップ及びそれを用いた半導体パッケージ | |
| JPH01199460A (ja) | 回路基板 | |
| JP2002289998A (ja) | 回路基板とその製造方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| KR20030075824A (ko) | 테일리스 패턴을 갖는 반도체 패키지용 인쇄회로기판의제조방법 | |
| JP2833315B2 (ja) | Ｔａｂ用テープキャリア | |
| JP2000031335A (ja) | 半導体パッケージ用部材及びその製造方法 | |
| JPH07273488A (ja) | 電磁シールド付プリント配線板とその製造方法 | |
| US5661078A (en) | Method of manufacturing a semiconductor device having a wiring formed by silver bromide |